Component based software engineering has been perceived to have immense reuse potential. This area has evoked wide interest and has led to considerable investment in research and development efforts. Most of these investigations have explored internal characteristics of software components such as correctness, reliability, modularity, interoperability, understandability, maintainability, readability, portability and generality for promoting reuse. But experience over the past decade and a half has demonstrated that the usefulness of a component depends as much on the context into which it fits as it does on the internal characteristics of the component. Software architecture descriptions that take into account the requirements of the domain can be used to serve as this context. While the Perry, Wolf definition of software architecture has been widely acknowledged, a number of architectural description languages (ADL) have emerged that aim to capture various facets of a software, using varying degrees of formalism. There is currently no agreement towards a standard approach for documenting software architectures which would help define the vocabulary for architectural semantics. In spite of lack of any specification standards for components, Software Product Lines (SPL) and Commercial Off The Shelf (COTS) components do provide a rich supporting base for creating software architectures and promise significant improvements in the quality of software configurations that can be composed from pre-built components. However, further research is needed for evaluation of architectural merits of such component based configurations. In this research, we identify the key aspects of software that need to be specified to enable useful analysis at an architectural level. We also propose a set of metrics that enable objective evaluation of reusability potential. Architectural research has established that software architectural styles provide a way for achieving a desired coherence for component-based architectures. Different architectural styles enforce different quality attributes for a system. Thus, if the architectural style of an emergent system could be predicted, a person playing the role of a system integrator could make necessary changes to ensure that the quality attributes dictated by the system requirements were satisfied before the actual system is built and deployed, thus somewhat mitigating project risks. As part of this research, we propose a model for predicting architectural styles based on use cases that need to be satisfied by a system configuration and demonstrate how our approach can be used to determine stylistic conformance. We also propose objective methods for assessing architectural divergence, erosion and drift during system evolution and maintenance. / text

Thesis (M.Eng.)--Memorial University of Newfoundland, 1999. / Bibliography: leaves 100-102.

Este trabalho tem como objetivo principal apresentar o estudo comparativo de diversas arquiteturas para a implementação de partes de controle de sistemas digitais, propondo um método de concepção orientado para a etapa de síntese no domínio estrutural. E apresentada uma descrição geral dos sistemas digitais que aborda os seguintes aspectos: a classificação, as formas de implementação, as metodologias de projeto e o use de níveis de interpretação. As arquiteturas de controladores são desenvolvidas através de diversos componentes combinacionais, associados a elementos de memorização, que permitem a realização de maquinas de estados finitos. 0 conhecimento das características destes componentes digitais, bem como das ferramentas que os geram de forma automática, pode levar a escolha da arquitetura de controle que melhor se adéqua a implementação do circuito integrado. A divisão de um circuito em unidade controladora e unidade operativa é uma decisão do projetista. Esta escolha pode ser orientada de acordo com certos parâmetros, geralmente ligados a complexidade dos sistemas. A classificação quanto a complexidade, tamanho da palavra de instrução, número de comandos que irão atuar na parte operativa, entre outros parâmetros, permite agrupar os algoritmos em conjuntos. Os algoritmos pertencentes a um determinado conjunto, utilizando a mesma arquitetura para a implementação da unidade de controle, apresentarão resultados semelhantes em termos de área, desempenho elétrico, flexibilidade, etc., se forem implementados pelo mesmo sistema de PAC. De forma que torna-se possível selecionar arquiteturas que se adequem melhor para realizar os circuitos que apresentam características comuns. Diversas propostas de arquiteturas para a implementação de unidades de controle são apresentadas, citando os pontos positivos e negativos de cada implementação. Dois circuitos digitais, no caso microprocessadores, são utilizados, como exemplo, para ilustrar a realização destas arquiteturas. A comparação entre as arquiteturas deve ser efetuada através de ferramentas que permitam avaliar os métodos de implementação e, também, verificar a correção dos circuitos implementados. Para os exemplos utilizou-se SHC (Simulador para HDC) com esta finalidade. O SHC é um simulador que tem como entrada uma linguagem de descrição de hardware HDC, e que permite a simulação de diversas arquiteturas, a partir de descrições tão próximas da implementação física dos circuitos quanto necessário (dentro dos níveis de descrição permitidos pela linguagem HDC). / The main subject of this work is the comparative study of several architectures for control unit implementation. Meanwhile a structural domain synthesis strategy is proposed. A general description of digital systems is presented, which focuses the followings aspects: classification, implementation, design methodologies and the use of interpretation levels. Controllers' architectures are developed with several combinatorial components, associated to memory elements, which realize a finite state machine. The knowledge of digital circuits characteristics, as well as the automatic generation tools available, can help to choose the best control architecture iJ use in integrated circuits implementation. Control unit and execution unit circuits division is a designer's decision. This choice can be oriented according to some parameters, usually related to systems' complexity. Algorithms can be classified by their complexity, length of instruction word, number of commands that will act in the execution unit and other parameters. This classification allows to group algorithms in sets. When some implementation of control unit architecture is selected, any algorithm of a given set will present similar results in terms of area, performance, flexibility and so on. Then it becomes possible to select architectures that are more suited to implement circuits showing common characteristics. Several architectures for control unit implementation are presented, demonstrating advantages and drawbacks of each one. Two digital circuits are used (in this case microprocessors) as examples, illustrating these architectures implementation. The comparison between architectures has to be done with tools that allow the evaluation of each implementation method and circuit verification. Each example was simulated by SHC (HDC Simulator). SHC is a simulator which has, as an input, the HDC hardware description language. This simulator allows architecture simulation by descriptions as close to physical circuit implementation as needed (inside the available HDC description levels).

Este trabalho tem como objetivo principal apresentar o estudo comparativo de diversas arquiteturas para a implementação de partes de controle de sistemas digitais, propondo um método de concepção orientado para a etapa de síntese no domínio estrutural. E apresentada uma descrição geral dos sistemas digitais que aborda os seguintes aspectos: a classificação, as formas de implementação, as metodologias de projeto e o use de níveis de interpretação. As arquiteturas de controladores são desenvolvidas através de diversos componentes combinacionais, associados a elementos de memorização, que permitem a realização de maquinas de estados finitos. 0 conhecimento das características destes componentes digitais, bem como das ferramentas que os geram de forma automática, pode levar a escolha da arquitetura de controle que melhor se adéqua a implementação do circuito integrado. A divisão de um circuito em unidade controladora e unidade operativa é uma decisão do projetista. Esta escolha pode ser orientada de acordo com certos parâmetros, geralmente ligados a complexidade dos sistemas. A classificação quanto a complexidade, tamanho da palavra de instrução, número de comandos que irão atuar na parte operativa, entre outros parâmetros, permite agrupar os algoritmos em conjuntos. Os algoritmos pertencentes a um determinado conjunto, utilizando a mesma arquitetura para a implementação da unidade de controle, apresentarão resultados semelhantes em termos de área, desempenho elétrico, flexibilidade, etc., se forem implementados pelo mesmo sistema de PAC. De forma que torna-se possível selecionar arquiteturas que se adequem melhor para realizar os circuitos que apresentam características comuns. Diversas propostas de arquiteturas para a implementação de unidades de controle são apresentadas, citando os pontos positivos e negativos de cada implementação. Dois circuitos digitais, no caso microprocessadores, são utilizados, como exemplo, para ilustrar a realização destas arquiteturas. A comparação entre as arquiteturas deve ser efetuada através de ferramentas que permitam avaliar os métodos de implementação e, também, verificar a correção dos circuitos implementados. Para os exemplos utilizou-se SHC (Simulador para HDC) com esta finalidade. O SHC é um simulador que tem como entrada uma linguagem de descrição de hardware HDC, e que permite a simulação de diversas arquiteturas, a partir de descrições tão próximas da implementação física dos circuitos quanto necessário (dentro dos níveis de descrição permitidos pela linguagem HDC). / The main subject of this work is the comparative study of several architectures for control unit implementation. Meanwhile a structural domain synthesis strategy is proposed. A general description of digital systems is presented, which focuses the followings aspects: classification, implementation, design methodologies and the use of interpretation levels. Controllers' architectures are developed with several combinatorial components, associated to memory elements, which realize a finite state machine. The knowledge of digital circuits characteristics, as well as the automatic generation tools available, can help to choose the best control architecture iJ use in integrated circuits implementation. Control unit and execution unit circuits division is a designer's decision. This choice can be oriented according to some parameters, usually related to systems' complexity. Algorithms can be classified by their complexity, length of instruction word, number of commands that will act in the execution unit and other parameters. This classification allows to group algorithms in sets. When some implementation of control unit architecture is selected, any algorithm of a given set will present similar results in terms of area, performance, flexibility and so on. Then it becomes possible to select architectures that are more suited to implement circuits showing common characteristics. Several architectures for control unit implementation are presented, demonstrating advantages and drawbacks of each one. Two digital circuits are used (in this case microprocessors) as examples, illustrating these architectures implementation. The comparison between architectures has to be done with tools that allow the evaluation of each implementation method and circuit verification. Each example was simulated by SHC (HDC Simulator). SHC is a simulator which has, as an input, the HDC hardware description language. This simulator allows architecture simulation by descriptions as close to physical circuit implementation as needed (inside the available HDC description levels).

Orientador: Rodolfo Jardim de Azevedo / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação / Made available in DSpace on 2018-08-10T11:21:32Z (GMT). No. of bitstreams: 1 Sigrist_ThiagoMassariolli_M.pdf: 1159366 bytes, checksum: 1b73082be801a7391d4d5176c6e49207 (MD5) Previous issue date: 2007 / Resumo: O surgimento dos SoCs (Systems-on-Chip) levou ao desenvolvimento das metodologias de projeto baseadas em TLM (Transaction-Level Modelling), que oferecem diversas etapas de modelagem intermediárias entre a especificação pura e a descrição sintetizável RTL (Register Transfer Level ), tornando mais tratável o projeto de sistemas dessa complexidade. Levando-se em consideração que esses sistemas geralmente possuem microprocessadores como módulos principais, torna-se desejável o uso de linguagens de descrição de arquiteturas (ADLs ? Architecture Description Languages) como ArchC e suas ferramentas para que seja possível modelar esses processadores e gerar módulos simuladores para eles em uma fração do tempo tradicionalmente gasto com essa tarefa. Porém, ArchC, em sua penúltima versão, a 1.6, possui utilidade limitada para esse fim, pois os simuladores que é capaz de gerar são autocontidos, não sendo facilmente integráveis aos modelos TLM em nível de sistema como um todo. Este trabalho consiste em uma remodelagem da linguagem ArchC e sua ferramenta acsim de modo a acrescentar essa capacidade de integração aos simuladores funcionais interpretados que é capaz de gerar, dando assim origem à versão 2.0 de ArchC / Abstract: The advent of SoCs (Systems-on-Chip) lead to the development of project methodologies based on TLM (Transaction-Level Modelling), which consist of several modelling layers between pure specifications and synthesizable RTL (Register Transfer Level ) descriptions, making the complexity of such systems more manageable. Considering that those systems usually have microprocessors as main modules, it is desirable to use architecture description languages (ADLs) like ArchC and its toolkit to model those processors and generate simulator modules for them in a fraction of the time usually spent in that task. However, ArchC, in its previous version, 1.6, has limitations for that use, since the simulators it generates are self-contained, thus hard to integrate to TLM system-level models. This work consists in remodelling ArchC and its acsim tool, adding this ability of integration to its functional interpreted simulators, leading to version 2.0 of ArchC / Mestrado / Sistemas de Computação / Mestre em Ciência da Computação

Este trabalho tem como objetivo principal apresentar o estudo comparativo de diversas arquiteturas para a implementação de partes de controle de sistemas digitais, propondo um método de concepção orientado para a etapa de síntese no domínio estrutural. E apresentada uma descrição geral dos sistemas digitais que aborda os seguintes aspectos: a classificação, as formas de implementação, as metodologias de projeto e o use de níveis de interpretação. As arquiteturas de controladores são desenvolvidas através de diversos componentes combinacionais, associados a elementos de memorização, que permitem a realização de maquinas de estados finitos. 0 conhecimento das características destes componentes digitais, bem como das ferramentas que os geram de forma automática, pode levar a escolha da arquitetura de controle que melhor se adéqua a implementação do circuito integrado. A divisão de um circuito em unidade controladora e unidade operativa é uma decisão do projetista. Esta escolha pode ser orientada de acordo com certos parâmetros, geralmente ligados a complexidade dos sistemas. A classificação quanto a complexidade, tamanho da palavra de instrução, número de comandos que irão atuar na parte operativa, entre outros parâmetros, permite agrupar os algoritmos em conjuntos. Os algoritmos pertencentes a um determinado conjunto, utilizando a mesma arquitetura para a implementação da unidade de controle, apresentarão resultados semelhantes em termos de área, desempenho elétrico, flexibilidade, etc., se forem implementados pelo mesmo sistema de PAC. De forma que torna-se possível selecionar arquiteturas que se adequem melhor para realizar os circuitos que apresentam características comuns. Diversas propostas de arquiteturas para a implementação de unidades de controle são apresentadas, citando os pontos positivos e negativos de cada implementação. Dois circuitos digitais, no caso microprocessadores, são utilizados, como exemplo, para ilustrar a realização destas arquiteturas. A comparação entre as arquiteturas deve ser efetuada através de ferramentas que permitam avaliar os métodos de implementação e, também, verificar a correção dos circuitos implementados. Para os exemplos utilizou-se SHC (Simulador para HDC) com esta finalidade. O SHC é um simulador que tem como entrada uma linguagem de descrição de hardware HDC, e que permite a simulação de diversas arquiteturas, a partir de descrições tão próximas da implementação física dos circuitos quanto necessário (dentro dos níveis de descrição permitidos pela linguagem HDC). / The main subject of this work is the comparative study of several architectures for control unit implementation. Meanwhile a structural domain synthesis strategy is proposed. A general description of digital systems is presented, which focuses the followings aspects: classification, implementation, design methodologies and the use of interpretation levels. Controllers' architectures are developed with several combinatorial components, associated to memory elements, which realize a finite state machine. The knowledge of digital circuits characteristics, as well as the automatic generation tools available, can help to choose the best control architecture iJ use in integrated circuits implementation. Control unit and execution unit circuits division is a designer's decision. This choice can be oriented according to some parameters, usually related to systems' complexity. Algorithms can be classified by their complexity, length of instruction word, number of commands that will act in the execution unit and other parameters. This classification allows to group algorithms in sets. When some implementation of control unit architecture is selected, any algorithm of a given set will present similar results in terms of area, performance, flexibility and so on. Then it becomes possible to select architectures that are more suited to implement circuits showing common characteristics. Several architectures for control unit implementation are presented, demonstrating advantages and drawbacks of each one. Two digital circuits are used (in this case microprocessors) as examples, illustrating these architectures implementation. The comparison between architectures has to be done with tools that allow the evaluation of each implementation method and circuit verification. Each example was simulated by SHC (HDC Simulator). SHC is a simulator which has, as an input, the HDC hardware description language. This simulator allows architecture simulation by descriptions as close to physical circuit implementation as needed (inside the available HDC description levels).

The vision of the Semantic Web aims at enhancing today's Web in order to provide a more efficient and reliable environment for both providers and consumers of Web resources (i.e. information and services). To deploy the Semantic Web, various technologies have been developed, such as machine understandable description languages, language parsers, goal matchers, and resource composition algorithms. Since the Semantic Web is just emerging, each technology tends to make assumptions about different aspects of the Semantic Web's architecture and use, such as the kind of applications that will be deployed, the resource descriptions, the consumers' and providers' requirements, and the existence and capabilities of other technologies. In order to ensure the deployment of a robust and useful Semantic Web and the applications that will rely on it, several aspects of the technologies must be investigated, such as whether the assumptions made are reasonable, whether the existing technologies allow construction of a usable Semantic Web, and the systematic identification of which technology to use when designing new applications. In this thesis we provide a means of investigating these aspects for service discovery, which is a critical task in the context of the Semantic Web. We propose a simulation and evaluation platform for evaluating current and future Semantic Web technology with different resource sets and consumer and provider requirements. For this purpose we provide a model to represent the Semantic Web, a model of the evaluation platform, an implementation of the evaluation platform as a multi-agent system, and an illustrative use of the platform to evaluate some service discovery technology in a travel scenario. The implementation of the platform shows the feasibility of our evaluation approach. We show how the platform provides a controlled setting to support the systematic identification of bottlenecks and other challenges for new Semantic Web applications. Finally, the evaluation shows that the platform can be used to assess technology with respect to both hardware issues such as the kind and number of computers involved in a discovery scenario, and other issues such as the evaluation of the quality of the service discovery result.

As predicted by Gordon Moore, the number of transistors on a chip has roughly doubled every two years. Microprocessors featuring over a billion transistors are no longer science fiction. For example, Intel’s Itanium 9000 series and Intel’s Xeon 7400 series of processors feature 1.7 and 1.9 billion transistors respectively. To keep up with the emerging needs of contemporary very large scale integration (VLSI) design, industrial hardware description languages (HDLs) like Verilog and VHDL must be significantly enhanced. This thesis pinpoints some of the main shortcomings of the latest Verilog standard (IEEE 1364-2005) and shows how to overcome them by extending the language in a backward compatible way. To be able to cope with more complex circuits, well-understood higher-level abstraction mechanisms are needed. Verilog is already equipped with promising generative constructs making it possible to concisely describe a family of circuits as a parameterized module; however these constructs suffer from two problems: First, their expressivity is limited and second, they are not adequately supported by current tools. For instance, there are no static guarantees about the properties of the description generated as a result of instantiating a generic description with particular parameter values. Addressing both problems while remaining backward compatible led us to select a statically typed two-level languages (STTL) formal framework. By formalizing a core subset of Verilog as an STTL, we were able to define a static type system capable of: 1) checking the realizability of a description, 2) detecting bus width mismatches and array bounds violations, and 3) providing parametric guarantees on the resources required to realize a generic description. The power of the chosen framework is once more demonstrated as it also allows us to enrich the language with a new set of constructs that are designed to be expanded away when instantiated. To experiment with these ideas we implemented VPP, a Verilog Preprocessor with a built-in type checker. VPP is an unobtrusive tool accepting extended Verilog descriptions but generating descriptions compatible with any tool compliant with the Verilog standard. Our experience throughout this research showed that STTLs present a particularly suitable framework to formalize and implement generative features of a language. / Rice University, National Science Foundation (NSF) SoD award 0439017, Intel Corporation, Semiconductor Research Corporation (SRC) Task ID 1403.001

Submitted by Nayara Passos (nayara.passos@ufpe.br) on 2015-03-12T14:23:54Z No. of bitstreams: 2 license_rdf: 1232 bytes, checksum: 66e71c371cc565284e70f40736c94386 (MD5) TESE Leandro Marques do Nascimento.pdf: 4935348 bytes, checksum: 593ec08be509bd200bc5ec59fccb17d6 (MD5) / Made available in DSpace on 2015-03-12T14:23:54Z (GMT). No. of bitstreams: 2 license_rdf: 1232 bytes, checksum: 66e71c371cc565284e70f40736c94386 (MD5) TESE Leandro Marques do Nascimento.pdf: 4935348 bytes, checksum: 593ec08be509bd200bc5ec59fccb17d6 (MD5) Previous issue date: 2014 / CNPq, INES / É possível se observar um alto crescimento no número de aplicações Web sendo desenvolvidas. Isto está acontecendo principalmente porque a Web está entrando em uma nova fase, chamada Web programável, onde diversos sistemas baseados na Web estão disponibilizando suas APIs publicamente. Com o objetivo de lidar com a complexidade dessa Web emergente, este trabalho define a noção de uma Máquina Social (Social Machine - SM) e vislumbra uma linguagem que permite descrever redes de tais máquinas. Para começar, nós definimos uma Máquina Social como sendo “um componente conectável e programável que encapsula (WI) um sistema de processamento de informação (IPS) e define um conjunto de serviços requeridos (RS) e providos (PS), dinamicamente disponível sob certas restrições (C), as quais são determinadas por, dentre outras coisas, seus relacionamentos (Rel) com terceiros”. Em outras palavras, uma SM é uma máquina conectada, normalmente à Web, que dinamicamente provê e/ou requer um conjunto de serviços de acordo com os seus relacionamentos estabelecidos. Qualquer aplicação na Web pode ser vista como uma SM. Para que seja possível a aplicação prática do conceito de Máquina Social previamente mencionado, nós definimos SMADL, uma linguagem para descrição arquitetural de SMs, como uma tentativa de ser uma forma completamente diferente de se programar a Web, misturando conceitos de linguagens de descrição arquitetural (ADLs) e linguagens específicas de domínio (DSLs). Como uma ADL, a linguagem permite a descrição de máquinas sociais (e redes de tais) em termos de relacionamentos (Rel) como abstrações de alto nível, sem a necessidade de se especificar os detalhes de comunicação (protocolos) e/ou métodos de autenticação. Como uma DSL, ela permite a criação e integração de serviços Web usando uma sintaxe de tipos dinâmicos, integrada à máquina virtual Java e à IDE Eclipse. Cada elemento do conceito de uma SM é diretamente mapeado na linguagem. Em poucas palavras, SMADL pode ser definida como uma linguagem dirigida a relacionamentos que pode ser usada para descrever interações entre qualquer número de máquinas de inúmeras formas, como um meio de representar máquinas interagindo na Web realmente e, obviamente, como um meio de representar interações com outras máquinas sociais também. Vários outros esforços já foram feitos para definir ADLs e alguns deles foram, de alguma forma, aplicados no domínio da Web. Entretanto, há uma clara falta de base fundamental que provenha abstrações de alto nível tais como o modelo de máquinas sociais provê. SMADL foi implementada em duas versões, uma textual e outra visual. Ambas as versões foram avaliadas através de um estudo de caso e uma pesquisa baseada na opinião de especialista e indicaram ser boas soluções para problemas práticos. / We are experiencing a high growth in the number of Web applications being developed. This is happening mainly because the Web is going into a new phase, called programmable Web, where several Web-based systems make their APIs publicly available. In order to deal with the complexity of this emerging Web, we define the notion of a Social Machine and envisage a language that can describe networks of such. To start with, we define a Social Machine (SM) as a “connectable and programmable building block that wraps (WI) an information processing system (IPS) and defines a set of required (RS) and provided services (PS), dynamically available under constraints (C) which are determined by, among other things, its relationships (Rel) with others”. In other words, a SM is a connected machine, usually to the Web, which dynamically provides and/or requires a set of services according to its established relationships. Any application in the Web can be seen as a SM. In order to make feasible the practical application of the aforementioned Social Machine concept, we define SMADL – the Social Machines Architecture Description Language – as an attempt to be a completely different way to program the Web, mixing concepts from Architecture Description Languages (ADLs) and Domain-Specific Languages (DSLs). As an ADL, it allows the description of Social Machines (and networks of such) in terms of relationships (Rel) as high-level abstractions, without the need to specify details of communication (protocols) and/or authentication methods. As a DSL, it allows the implementation and integration of Web services using a dynamically typed syntax, fully integrated to the Java Virtual Machine and Eclipse IDE. Every element of the SM concept is directly mapped into the language. In few words, SMADL can be defined as a relationship-driven language which can be used to describe the interactions between any number of machines in a multitude of ways, as a means to represent real machines interacting in the real Web and, obviously, as a means to represent interactions with other social machines too. Several other efforts have been done to define ADLs, and a few of them were someway applied to the Web domain. However, there is a clear lack of fundamental base to provide high-level abstractions that the Social Machine concept does. SMADL has been implemented in two versions, one textual and one visual. Both versions have been evaluated through a case study and an expert’s opinion survey and demonstrated to be good solutions for practical problems.

Orientador: Rodolfo Jardim de Azevedo / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação / Made available in DSpace on 2018-08-17T02:11:17Z (GMT). No. of bitstreams: 1 Goto_SamuelShojiFukujima_M.pdf: 4578638 bytes, checksum: c8297ac26a037d8b90ccb1c1ad3d6c43 (MD5) Previous issue date: 2010 / Resumo: Desde sua popularização, processadores dobraram de capacidade e desempenho à cada dois anos. No entanto, paralelamente, essa tendência foi apenas sustentada pelo crescimento da sofisticação das implementações utilizadas. Atualmente, apesar de eficientes, processadores são complexos e difíceis de projetar. Para gerenciar esse problema, foram criadas linguagens chamadas ADLs que simplificam a especificação e simulação em níveis mais abstratos, enquanto HDLs ainda são utilizadas para a descrição RTL. Esse trabalho unifica o fluxo de especificação e simulação de processadores com o fluxo de implementação RTL a partir da mesma linguagem ADL. Para isso, escolhemos uma linguagem de descrição de arquitetura chamada ArchC. Sintetizamos com sucesso parte de processadores descritos em ArchC, como o PIC16F84, o I8051, o MIPS-I, o R3000 e uma JVM. Subconjuntos dos processadores foram prototipados em FPGA, com frequências de operação entre 80MHZ à 120MHZ projetados duas a três vezes mais rapidamente do que os desenvolvidos com HDLs. Mostramos que ArchC é sintetizável, completando o fluxo de projeto da linguagem até o nível RTL. Criamos as ferramentas necessárias e fornecemos modelos RTL dos processadores citados / Abstract: The design and implementation of processors is a complex task. Architecture Description Languages (ADLs) were created to extend existing HDLs to manage the inherit complexity of modern processors. Along with HDLs, they ease the development and prototyping of new architectures by providing a set of tools and algorithms to optimize and automate some of the tedious parts. However, while much has been done on using ADLs for simulating high level specifications, the academia knows very little about how to reuse them to implement real life processors. This work addresses the issues of synthesizing processors from an ADL model. To accomplish that, we chose an ADL called ArchC and we successfully synthesized pieces of its most stable models, like the PIC16F84, the i8051, the MIPS-I, the R3000 and a JVM. The processors were prototyped in FPGAs, with frequencies of operation as fast as 80MHZ to 120MHZ developed two to tree times faster compared to current approaches. We show that ArchC is in fact synthesizable, completing the design flow down to the RTL level. We provide all the necessary tools that were created to synthesize the models as well as the RTL models themselves / Mestrado / Arquitetura de Computadores / Mestre em Ciência da Computação