[pt] Elementos sensores baseados no efeito GMI são uma nova família de sensores magnéticos que apresentam grande quando submetidos a campos magnéticos externos. Estes sensores têm sido utilizados no desenvolvimento de magnetômetros de alta sensibilidade, destinados à medição de campos ultra fracos. Por sua vez, a sensibilidade de um magnetômetro está diretamente associada à sensibilidade de seus elementos sensores. No caso de amostras GMI, esta sensibilidade é otimizada buscando-se a maximização da variação do módulo ou da fase da impedância em função do campo magnético ao qual a amostra é submetida. Estudos recentes mostram que transdutores GMI baseados na variação de fase podem exibir sensibilidades até 100 vezes superiores às apresentadas por transdutores baseados na leitura do módulo do elemento sensor, o que fez com que os trabalhos conduzidos nesta dissertação focassem na maximização da sensibilidade de fase, a qual é majoritariamente dependente de quatro fatores: o comprimento da amostra, o campo magnético externo, o nível DC e a frequência da corrente de excitação. Contudo, a busca do conjunto de parâmetros que otimiza a sensibilidade das amostras é geralmente empírica e muito demorada. Esta dissertação propõe uma nova técnica de otimização da sensibilidade, baseada no uso de algoritmos genéticos evoluindo em hardware, a fim de se definir qual o conjunto de parâmetros responsável pela maximização da sensibilidade das amostras. Ressalta-se que, além dos parâmetros de otimização anteriormente explicitados, também foram realizados testes considerando a amplitude da corrente de excitação como uma variável livre, sendo que os resultados obtidos são apresentados e discutidos. Foi implementada uma bancada de testes e desenvolvida uma interface gráfica em LabVIEW, para monitorar e medir o comportamento da impedância de amostras GMI em função de variações nos parâmetros de interesse. Por sua vez, implementou-se um módulo de otimização em Matlab, baseado em algoritmos genéticos, responsável por encontrar a combinação de parâmetros que maximiza a sensibilidade dos sensores GMI avaliados (ponto ótimo de operação). / [en] GMI sensors are a new family of magnetic sensors that exhibit a huge variation of their impedance when subjected to external magnetic fields. These sensors have been used in the development of high sensitivity magnetometers, aimed at measuring ultra-weak magnetic fields. In turn, the sensitivity of a magnetometer is directly associated with the sensitivity of their sensor elements. In the case of GMI samples, this sensitivity is optimized by maximizing the variation of the impedance magnitude or phase as a function of the magnetic field applied to the sample. Recent studies show that GMI transducers based on phase variation can exhibit sensitivities up to 100 times higher than those presented by transducers based on impedance magnitude readings. The results obtained in these previous studies made the current work focusing on the maximization of phase sensitivity, which is mostly dependent on four factors: sample length, external magnetic field, DC level and frequency of the excitation current. However, the search for the set of parameters that optimizes the sensitivity of the samples is usually empirical and very time consuming. Thus, this dissertation proposes a new optimization technique, based on the use of genetic algorithms evolving on hardware, in order to define which set of parameters is responsible for maximizing the sensitivity of the samples. It should be noted that in addition to the optimization parameters previously described, this work also carried out tests considering the amplitude of the excitation current as a free variable, and the results obtained are presented and discussed. A test bench was implemented and a graphical interface was developed in LabVIEW to monitor and measure the impedance behavior of GMI samples due to variations in the parameters of interest. In turn, a Matlab optimization module based on genetic algorithms was implemented, in order to find the combination of parameters that maximizes the impedance phase sensitivity of the evaluated GMI sensors (optimum operating point).

Made available in DSpace on 2014-06-11T19:22:35Z (GMT). No. of bitstreams: 0 Previous issue date: 2007-05-25Bitstream added on 2014-06-13T20:49:18Z : No. of bitstreams: 1 goulartsobrinho_ef_me_ilha.pdf: 944900 bytes, checksum: 47dc5d964428b7cb8bd18e1e00e1d994 (MD5) / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES) / Neste trabalho descreve-se uma metodologia para síntese e otimização de circuitos digitais, usando a teoria de algoritmos evolutivos e como plataforma os dispositivos reconfiguráveis, denominada Hardware Evolutivo do inglês- Evolvable Hardware - EHW. O EHW, tornou-se viável com o desenvolvimento em grande escala dos dispositivos reconfiguráveis, Programmable Logic Devices (PLD s), cuja arquitetura e função podem ser determinadas por programação. Cada circuito pode ser representado como um indivíduo em um processo evolucionário, evoluindo-o através de operações genéticas para um resultado desejado. Como algoritmo evolutivo, aplicou-se o Algoritmo Genético (AG), uma das técnicas da computação evolutiva que utiliza os conceitos da genética e seleção natural. O processo de síntese aplicado neste trabalho, inicia por uma descrição do comportamento do circuito, através de uma tabela verdade para circuitos combinacionais e a tabela de estados para os circuitos seqüenciais. A técnica aplicada busca o arranjo correto e minimizado do circuito que desempenhe uma função proposta. Com base nesta metodologia, são implementados alguns exemplos em duas diferentes representações (mapas de fusíveis e matriz de portas lógicas). / In this work was described a methodology for optimization and synthesis of digital circuits, which consist of evolving circuits through evolvable algorithms using as platforms reconfigurable devices, denominated Evolvable Hardware (EHW). It was became viable with the large scale development of reconfigurable devices, whose architecture and function can be determined by programming. Each circuit can be represented as an individual within an evolutionary process, evolving through genetic operations to desire results. Genetic Algorithm (GA) was applied as evolutionary algorithm where this technique evolvable computation as concepts of genetics and natural selection. The synthesis process applied in this work starts from a description from the circuits behavior. Trust table for combinatorial circuits and state transition table for sequential circuits were used for synthesis process. This technic applied search the correct arrange and minimized circuit which response the propose function. Based on this methodology, some examples are implemented in two different representations (fuse maps and logic gate matrices).

Submitted by Renata Lopes (renatasil82@gmail.com) on 2017-06-01T15:26:09Z No. of bitstreams: 1 franciscoaugustolimamanfrini.pdf: 2355106 bytes, checksum: 0c2126ac87b502d91fbb53cda2fa0b2a (MD5) / Approved for entry into archive by Adriana Oliveira (adriana.oliveira@ufjf.edu.br) on 2017-06-02T15:56:42Z (GMT) No. of bitstreams: 1 franciscoaugustolimamanfrini.pdf: 2355106 bytes, checksum: 0c2126ac87b502d91fbb53cda2fa0b2a (MD5) / Made available in DSpace on 2017-06-02T15:56:42Z (GMT). No. of bitstreams: 1 franciscoaugustolimamanfrini.pdf: 2355106 bytes, checksum: 0c2126ac87b502d91fbb53cda2fa0b2a (MD5) Previous issue date: 2017-02-23 / A computação evolucionista tem sido aplicada em diversas áreas do conhecimento para a descoberta de projetos inovadores. Quando aplicada na concepção de circuitos digitais o problema da escalabilidade tem limitado a obtenção de circuitos complexos, sendo apontado como o maior problema em hardware evolutivo. O aumento do poder dos métodos evolutivos e da eficiência da busca constitui um importante passo para melhorar as ferramentas de projeto. Este trabalho aborda a computação evolutiva aplicada ao projeto de circuito lógicos combinacionais e cria estratégias para melhorar o desempenho dos algoritmos evolutivos. As três principais contribuições resultam dessa tese são: (i) o desenvolvimento de uma nova metodologia que ajuda a compreensão das causas fundamentais do sucesso/fracasso evolutivo;(ii)a proposta de uma heurística para a semeadura da população inicial; os resultados mostram que existe uma correlação entre a topologia da população inicial e a região do espaço de busca explorada; e (iii) a proposta de um novo operador de mutação denominado Biased SAM; verificou-se que esta mutação pode guiar de maneira efetiva a busca. Nos experimentos realizados o operador proposto é melhor ou equivalente ao operador de mutação tradicional. Os experimentos computacionais que validaram as respectivas contribuições foram feitos utilizando circuitos benchmark da literatura. / Evolutionary computation has been applied in several areas of knowledge for discovering Innovative designs. When applied to a digital circuit design the scalability problem has limited the obtaining of complex circuits, being pointed as the main problem in the evolvable hardware field. Increased power of evolutionary methods and efficiency of the search constitute an important step towards improving the design tool. This work approaches the evolutionary computation applied to the design of combinational logic circuits and createsstrategiestoimprovetheperformanceofevolutionaryalgorithms. The three main contributions result from this thesis are: (i) the developement of a methodology that helps to understand the success/failure of the genetic modifications that occur along the evolution; (ii) a heuristic proposed for seeding the initial population; the results showed there is a correlation between the topology of the initial population and the region of the search space which is explored. (iii) a proposal of a new mutation operator referred to as Biased SAM; it is verified that this operator can guide the search. In the experiments performed the mutation proposed is better than or equivalent to the traditional mutation. The computational experiments that prove the efficiency of the respective contributions were made using benchmark circuits of the literature.

[pt] Esta dissertação propõe uma nova plataforma reconfigurável analógica destinada à síntese de circuitos analógicos utilizando Algoritmos Genéticos. Plataformas Reconfiguráveis pretendem estabelecer uma nova tendência na síntese de circuitos eletrônicos, digitais ou analógicos. Grande interesse é mostrado por parte dos pesquisadores em relação às características de auto-reconfiguração e auto-adaptação presentes nestas plataformas. Estas são características essenciais aos sistemas que precisam funcionar por muito tempo em ambientes hostis, como por exemplo nas missões de exploração espacial. Industrialmente, estas características são desejáveis na produção de equipamentos em chips reconfiguráveis, a fim de diminuir a taxa de equipamentos descartados por estarem fora das especificações, já que neste caso ele seria reconfigurado. Finalmente, de maneira genérica, estas características de auto-reconfiguração e auto-adaptação da plataforma permitem que circuitos sejam sintetizados, otimizados ou reparados através de métodos evolutivos. O desenvolvimento desta dissertação foi realizado em 4 etapas: pesquisa bibliográfica, especificação e implementação da plataforma e estudo de casos. Na primeira etapa buscou-se estudar a área de Eletrônica Evolutiva, verificando suas maiores conquistas e necessidades. Foi dada ênfase à síntese de circuitos analógicos por evolução extrínseca e consequentemente às plataformas reconfiguráveis analógicas desenvolvidas comercialmente e em laboratórios de pesquisa. A especificação e implementação da plataforma por sua vez ocorreu em três fases ou versões, estando envolvidos o projeto conceitual, a implementação e a obtenção e análise dos resultados em cada uma delas. Na primeira versão buscou- se consolidar o projeto inicial, puramente teórico, implementando um protótipo limitado, que pudesse comprovar a capacidade de reconfiguração e evolução e também as desejáveis características de robustez e transparência. Na segunda versão, implementou-se um Circuito Reconfigurável Analógico maior, permitindo que um número maior de blocos construtores fosse conectado à plataforma, consequentemente permitindo que uma variedade maior de circuitos fosse sintetizada. Na terceira versão, com a técnica estudada e devidamente comprovada pelas versões anteriores, buscou-se melhorar o desempenho da plataforma, implementando uma nova interface entre o Circuito Reconfigurável Analógico e o Algoritmo Genético. Realizou- se um estudo de casos em cada uma das versões descritas acima, objetivando comprovar as características e limitações da plataforma proposta. Na primeira versão, diferentes configurações de inversores foram sintetizadas. Na segunda versão sintetizou-se um ou-exclusivo, que serviu como base de comparação de desempenho com a terceira versão. Nesta última versão sintetizou-se um ou-exclusivo, um multiplexador, um amplificador e um amplificador controlado por tensão. Em relação à síntese, os circuitos sintetizados possuem configurações não convencionais, comprovando a capacidade da técnica de explorar características da física do silício. Além disso, os resultados mostram que a plataforma proposta possui as características desejáveis de uma FPAA, tais como robustez, transparência, flexibilidade e a capacidade de auto- reconfiguração. / [en] This dissertation investigates a new analog reconfigurable platform, developed to supply an environment to evolve generic analog circuits based on discrete components, without the need of simulators. Automatic reconfiguration of programmable devices may potentially be driven by Evolutionary Computation techniques such as Genetic Algorithms. Reconfigurable Platforms promise to establish a new trend in electronic design, where a single device now has the flexibility to implement a wide range of electronic circuits, analog or digital. A major interest is shown by researches towards those platforms characteristics of self- adaptation and self- repairing through automatic reconfiguration. These are essential features for systems that need to perform for a long time in harsh environments such as those employed in space exploration missions. Industrially, those features can be applied on analog Evolvable Hardware chip, with the aim to improve the yield rate and produce smaller circuits. This research had four steps: a study of related works, the concept of the platform, it`s implementation and cases studies. In the first step, the focus was to study about Evolvable Hardware, it`s main researches and published work, eferences, and the area actual position. An emphasis has been given to intrinsic evolution, and consequently, to the study of the analog reconfigurable platforms. The concept of the platform and it`s implementation had three steps, and each one of these had its own concept, implementation and experiments steps. The first step aimed at proving the initial concept, totally theoretical. Due to that a limited prototype has been implemented, and the features of self- adaptation through automatic reconfiguration, tranparency and robustness were studied. In the second step, a bigger Reconfigurable Analog Circuit has been developed, allowing the evolution of a wider range of circuits. In the third step, the initial concept of the plataform was already well proved, so the aim was at developing a better interface between the software and the reconfigurable platform to make the evolution faster. In each one of the steps described above a case study has been done. The focus was to study and prove the platform`s characteristics and drawbacks. The experiments taken in the first step were inverter circuit topologies. In the second step an exclusive-or has been synthetized. The evolution time of this experiment was compared to the evolution time of the same experiment evolved in the third step of implementation of the platform. And in this third step, due to the faster interface, other experiments were evolved, such as a multiplexer circuit and an amplifier. The evolved circuits has shown no conventional designs, proving that the evolutionary algorithms can explore some of the regions beyond the scope of conventional me thods, raising the possibility that better designs can be found. The results have also shown that the proposed platform has the desired features of self-adaptation and self-repairing through automatic reconfiguration, transparency, flexibility and robustness. / [es] Esta disertación propone una nueva plataforma analógica reconfigurable destinada a la síntesis de circuitos analógicos utilizando Algoritmos Genéticos. Las Plataformas Reconfigurables pretenden establecer una nueva tendencia en la síntesis de circuitos electrónicos, digitales o analógicos. Existe gran interés por parte de los investigadores en relación a las características de autoreconfiguración y autoadaptación presentes en estas plataformas. Estas características son esenciales en sistemas que necesitan funcionar por mucho tiempo en ambientes hostiles, como por ejemplo en las misiones de exploración espacial. Industrialmente, estas características son deseables en la producción de equipos en chips reconfigurables, A fin de disminuir la tasa de equipos descartados por estar fuera de las especificaciones, ya que en este caso él sería reconfigurado. Finalmente, de manera genérica, estas características de autoreconfiguración y autoadaptación de la plataforma permiten que la sintetización de los circuitos, otimizados o reparados a través de métodos evolutivos. Esta disertación fue realizada en 4 etapas: investigación bibliografía, especificación e implementación de la plataforma y estudio de casos. En la primera etapa se desarrolla un estudio sobre temas de Electrónica Evolutiva, que contempla las mayores conquistas y necesidades de ésta área. Se enfatizó en la síntesis de circuitos analógicos por evolución extrínseca y como consecuencia en las plataformas reconfigurables analógicas desarrolladas comercialmente y en laboratórios de investigación. La especificación e implementación de la plataforma por su vez ocurrió en tres fases o versiones, que involucra el proyecto conceptual, la implementación, obtención y análisis de los resultados en cada una de ellas. En la primera versión se consolida el proyecto inicial, puramente teórico, implementando un prototipo limitado, que pudiese comprobar la capacidad de reconfiguración y evolución y también las características deseables de robustez y transparencia. En la segunda versión, se implementó un Circuito Reconfigurable Analógico mayor, permitiendo conectar un número mayor de bloques constructores, permitiendo así que una variedad mayor de circuitos fuese sintetizada. En la tercera versión, con la técnica estudiada y comprobada por las versiones anteriores, se buscó mejorar el desempeño de la plataforma, implementando uma nueva interfaz entre el Circuito Reconfigurable Analógico y el Algoritmo Genético. Se realizó un estudio de casos en cada una de las versiones descritas acima, con el objetivo de comprobar las características y limitaciones de la plataforma propuesta. En la primera versión, diferentes configuraciones de inversores fueron sintetizadas. En la segunda versión se sintetizó un o-exclusivo, que sirvió como base de comparación del desempeño con la tercera versión. En esta última versión se sintetizó un o-exclusivo, un multiplexador, un amplificador y un amplificador controlado por tensión. En relación a la síntesis, los circuitos sintetizados poseen configuraciones no convencionales, comprobando la capacidad de la técnica de explorar características de la física del silício. Además, los resultados muestran que la plataforma propuesta posee las características deseables de una FPAA, tales como robustez, transparencia, flexibilidad y la capacidad de auto reconfiguración.

As reconfigurable devices' capacities and the complexity of applications that use them increase, the need for self-reliance of deployed systems becomes increasingly prominent. A Sustainable Modular Adaptive Redundancy Technique (SMART) composed of a dual-layered organic system is proposed, analyzed, implemented, and experimentally evaluated. SMART relies upon a variety of self-regulating properties to control availability, energy consumption, and area used, in dynamically-changing environments that require high degree of adaptation. The hardware layer is implemented on a Xilinx Virtex-4 Field Programmable Gate Array (FPGA) to provide self-repair using a novel approach called a Reconfigurable Adaptive Redundancy System (RARS). The software layer supervises the organic activities within the FPGA and extends the self-healing capabilities through application-independent, intrinsic, evolutionary repair techniques to leverage the benefits of dynamic Partial Reconfiguration (PR). A SMART prototype is evaluated using a Sobel edge detection application. This prototype is shown to provide sustainability for stressful occurrences of transient and permanent fault injection procedures while still reducing energy consumption and area requirements. An Organic Genetic Algorithm (OGA) technique is shown capable of consistently repairing hard faults while maintaining correct edge detector outputs, by exploiting spatial redundancy in the reconfigurable hardware. A Monte Carlo driven Continuous Markov Time Chains (CTMC) simulation is conducted to compare SMART's availability to industry-standard Triple Modular Technique (TMR) techniques. Based on nine use cases, parameterized with realistic fault and repair rates acquired from publically available sources, the results indicate that availability is significantly enhanced by the adoption of fast repair techniques targeting aging-related hard-faults. Under harsh environments, SMART is shown to improve system availability from 36.02% with lengthy repair techniques to 98.84% with fast ones. This value increases to "five nines" (99.9998%) under relatively more favorable conditions. Lastly, SMART is compared to twenty eight standard TMR benchmarks that are generated by the widely-accepted BL-TMR tools. Results show that in seven out of nine use cases, SMART is the recommended technique, with power savings ranging from 22% to 29%, and area savings ranging from 17% to 24%, while still maintaining the same level of availability.

Submitted by Izabel Franco (izabel-franco@ufscar.br) on 2016-10-03T18:47:50Z No. of bitstreams: 1 DissMAA.pdf: 3325891 bytes, checksum: 1b4744d48d74943990bed42753cc4b4c (MD5) / Approved for entry into archive by Marina Freitas (marinapf@ufscar.br) on 2016-10-20T18:27:58Z (GMT) No. of bitstreams: 1 DissMAA.pdf: 3325891 bytes, checksum: 1b4744d48d74943990bed42753cc4b4c (MD5) / Approved for entry into archive by Marina Freitas (marinapf@ufscar.br) on 2016-10-20T18:28:04Z (GMT) No. of bitstreams: 1 DissMAA.pdf: 3325891 bytes, checksum: 1b4744d48d74943990bed42753cc4b4c (MD5) / Made available in DSpace on 2016-10-20T18:28:13Z (GMT). No. of bitstreams: 1 DissMAA.pdf: 3325891 bytes, checksum: 1b4744d48d74943990bed42753cc4b4c (MD5) Previous issue date: 2016-03-04 / Não recebi financiamento / The use of technology based on Field Programmable Gate Arrays (FPGAs), a reconfigurable technology, has become a frequent object of study. This technique is feasible and a promising application in the development of embedded systems, however, the difficulty in finding a flexible and efficient way to perform such an application is their bigger problem. In this work, a virtual and reconfigurable architecture (AVR) in FPGA for hardware applications is presented using a Genetic Programming Software on the development of an optimal reconfiguration for this AVR, in order to build a hardware capable of performing a given task in an embedded system. This proposal is a simple, flexible and efficient way to achieve appropriate applications in embedded systems, when compared to other reconfigurable hardware techniques. The representation of phenotype of the proposed evolutionary system is based on a bi-dimensional network function elements (EF). The GPLAB tool for MATLAB is used in Genetic Programming, and the solution found by this procedure is converted into a memory mapping to represent the best solution, where it is used to reconfigure the hardware. In the tests, GPLAB found results for logic circuits in a few generations, and for image filters containing efficient solutions, where there was little hardware occupation, especially memory, in the cases this has been presented, with a reduced chromosome size, shows a proposal efficiency. / O uso da tecnologia baseada em Field Programmable Gate Arrays (FPGAs), de forma reconfigurável, para a solução de diversos problemas atuais, tem se tornado um frequente objeto de estudo. Essa técnica é de aplicação viável e promissora na elaboração de sistemas embarcados, porém, a dificuldade em encontrar uma forma flexível e eficiente de realizar tal aplicação é o seu maior problema. Neste trabalho, é apresentada uma arquitetura virtual e reconfigurável (AVR) em FPGA para aplicações em hardware, utilizando um software de Programação Genética na elaboração de uma reconfiguração ótima para esta AVR, de forma a construir um hardware capaz de efetuar uma determinada tarefa em um sistema embarcado. Esta proposta é uma forma simples, flexível e eficiente de realizar aplicações adequadas em sistemas embarcados, quando comparada a outras técnicas de hardware reconfigurável. A representação do fenótipo no sistema evolutivo proposto se baseia em uma rede de elementos de função (EF) bidimensional. A ferramenta GPLAB, para MATLAB, é usada na Programação Genética, e a solução encontrada por esta é convertida em um mapeamento de memória com o cromossomo da melhor solução, onde este é usado para reconfigurar o hardware. Nos testes realizados, a GPLAB encontrou resultados para circuitos lógicos em poucas gerações, e para filtros de imagem encontrou soluções eficientes, onde ocorreu pouca ocupação de hardware, principalmente da memória nos casos apresentados, apresentando um cromossomo de tamanho reduzido, o que demonstra uma boa eficiência da proposta.

This diploma thesis deals with the use of Cartesian Genetic Programming (CGP) for combinational circuits design. The work addresses the issue of optimizaion of selected logic circuts, arithmetic adders and multipliers, using Cartesian Genetic Programming. The implementation of the CPG is performed in the Python programming language with the aid of NumPy, Numba and Pandas libraries. The method was tested on selected examples and the results were discussed.