La mise à l’échelle des technologies CMOS s’accompagne d’une réduction des tensions d’alimentation qui dégrade fortement la fonctionnalité des circuits RF. L’effet de substrat, conventionnellement considéré comme un effet parasite du transistor MOS, est ici exploité pour proposer des topologies de circuits capables de supporter un fonctionnement sous faible tension d’alimentation. Cette thématique est l’objet principale de ma thèse que j’ai débuté en Septembre 2007, supportée par une bourse MENRT. La pré-polarisation a permis de réduire de 1.2 V à 0.5 V la tension d’alimentation d’une structure cascode en technologie CMOS 0.13 µm. Une méthodologie de conception sous contrainte de faible consommation en puissance a été ensuite validée par les mesures. Il a été également démontré que la linéarité de circuits RF peut être optimisée par l’application d’une tension appropriée sur le substrat du transistor principal MOS. Le démonstrateur, un LNA, utilise un DAC pour l’ajustement de cette tension. Il accède ainsi au concept des circuits à contrôle numérique ou « digitally enhanced ». / Abstract

La surface occupée par la mémoire et la circuiterie digitale dans une carte à puce est prépondérante, ce qui motive l'utilisation de technologies à forte densité, mais impliquant une tension d'alimentation Vdd en dessous du volt. Par ailleurs, les cartes à puces étant destinées à des applications nomades, leur consommation est limitée alors que les fonctionnalités demandées deviennent plus nombreuses, ce qui nécessite de diminuer la consommation de chaque fonction élémentaire. Ainsi, le concepteur est amené à dimensionner des cellules analogiques fonctionnant sous spécifications nanowatt (faible tension d'alimentation - au plus 1 Volt - et faible consommation - quelques dizaines à quelques centaines de nano-ampères - ). Cette étude traite de l'élaboration d'une méthodologie de conception de circuits analogiques nanowatt, et de son application au domaine de la carte à puce. La méthodologie développée a été appliquée à des architectures autopolarisées et à polarisation fixée. Les circuits dimensionnés sous spécifications nanowatt, ont été simulés avec Spectre et les paramètres BSIM3v3 de la technologie CMOS 0.15µm de la société ATMEL. Les transistors qui ont été utilisés sont des transistors haute tension (HV oxyde épais). Les résultats de simulation se sont révélés cohérents avec les performances prédites par la méthodologie. Les mesures expérimentales ont confirmé l'aptitude de la méthodologie au dimensionnement de circuits sous spécifications nanowatt.

Les progrès réalisés durant ces dernières années dans le domaine de la microélectronique et notamment vis-à-vis de l'augmentation exponentielle de la densité d'intégration des composants et des systèmes a participé activement à l'apparition et au développement de systèmes portables communicants de plus en plus performants et polyvalents. La R&D dans les technologies de stockage d'énergie n'a pas suivi cette tendance d'évolution très rapide ; ce qui constitue un handicap majeur dans les évolutions futures des systèmes portables. La transmission d'énergie sans fils sur des distances considérables (plusieurs dizaines de mètres) grâce aux microondes constitue une solution très prometteuse pour pallier aux problèmes d'autonomie dans le cas des systèmes sans fils communicants. De plus, du fait de l'omniprésence des ondes électromagnétiques dans notre environnement avec des niveaux plus ou moins importants, la récupération et l'exploitation de cette énergie libre est également possible. La rectenna (Rectifying Antenna) est le dispositif permettant de capter et de convertir une onde électromagnétique en une tension continue. Plusieurs travaux de thèse axés sur l'étude et l'optimisation de la rectenna ont été réalisés au sein du laboratoire. Ces travaux avaient montré que pour des faibles niveaux de champs les tensions délivrées par la rectenna sont généralement très faibles et inexploitables. Aussi, comme la majorité des micro-sources d'énergie et à cause de son impédance interne, les performances de la rectenna dépendent fortement de sa charge de sortie. Ainsi, le développement d'un système d'interfaçage de la rectenna est nécessaire afin de pallier ces manquements inhérents du convertisseur RF/DC. Ce genre de système d'interfaçage est généralement absent dans la littérature à cause des faibles niveaux de puissance exploités. Par conséquent, la rectenna est très souvent utilisée tel quelle ; ce qui limite fortement le champ applicatif. Dans ce projet de recherche, un système de gestion énergétique de la rectenna complètement autonome a été conçu, développé et optimisé afin de garantir les performances optimales de la rectenna quelques soient les fluctuations de la puissance d'entrée et celles de la charge de sortie. Le circuit d'interfaçage permet également de fournir à la charge des niveaux de tension utilisables. Le système réalisé est basé tout d'abord sur l'utilisation d'un convertisseur DC/DC résonant pouvant fonctionner d'une manière complètement autonome à partir de niveaux très bas de la tension et de la puissance de la source. Ce convertisseur permet donc de garantir l'autonomie du système en éliminant la nécessité d'une source d'énergie auxiliaire. A cause de ses faibles performances énergétiques, ce convertisseur ne sera utilisé que durant la phase de démarrage. L'efficacité du système en termes de rendement énergétique et d'adaptation d'impédance est garantie grâce à l'utilisation d'un convertisseur Flyback fonctionnant dans son régime de conduction discontinu. Ainsi, une adaptation d'impédance très efficace est réalisée entre la rectenna et la charge de sortie. Ce convertisseur principal fonctionnera durant le régime permanent. Les deux convertisseurs ont été optimisés pour des niveaux de tension et de puissance aussi bas que quelques centaines de mV et quelques μW respectivement. Des mesures expérimentales réalisées sur plusieurs prototypes ont démontré le bon fonctionnement et les excellentes performances prédites par la procédure de conception ; ce qui nous permet de valider notre approche. De plus, les performances obtenues se distinguent parfaitement vis-à-vis de l'état de l'art. Enfin, en fonction de l'application désirée, plusieurs synoptiques d'association des deux structures sont proposés. Ceci inclut également la gestion énergétique de la charge de sortie.

Les progrès réalisés durant ces dernières années dans le domaine de la microélectronique et notamment vis-à-vis de l’augmentation exponentielle de la densité d’intégration des composants et des systèmes a participé activement à l’apparition et au développement de systèmes portables communicants de plus en plus performants et polyvalents. La R&D dans les technologies de stockage d’énergie n’a pas suivi cette tendance d’évolution très rapide ; ce qui constitue un handicap majeur dans les évolutions futures des systèmes portables. La transmission d’énergie sans fils sur des distances considérables (plusieurs dizaines de mètres) grâce aux microondes constitue une solution très prometteuse pour pallier aux problèmes d’autonomie dans le cas des systèmes sans fils communicants. De plus, du fait de l’omniprésence des ondes électromagnétiques dans notre environnement avec des niveaux plus ou moins importants, la récupération et l’exploitation de cette énergie libre est également possible. La rectenna (Rectifying Antenna) est le dispositif permettant de capter et de convertir une onde électromagnétique en une tension continue. Plusieurs travaux de thèse axés sur l’étude et l’optimisation de la rectenna ont été réalisés au sein du laboratoire. Ces travaux avaient montré que pour des faibles niveaux de champs les tensions délivrées par la rectenna sont généralement très faibles et inexploitables. Aussi, comme la majorité des micro-sources d’énergie et à cause de son impédance interne, les performances de la rectenna dépendent fortement de sa charge de sortie. Ainsi, le développement d’un système d’interfaçage de la rectenna est nécessaire afin de pallier ces manquements inhérents du convertisseur RF/DC. Ce genre de système d’interfaçage est généralement absent dans la littérature à cause des faibles niveaux de puissance exploités. Par conséquent, la rectenna est très souvent utilisée tel quelle ; ce qui limite fortement le champ applicatif. Dans ce projet de recherche, un système de gestion énergétique de la rectenna complètement autonome a été conçu, développé et optimisé afin de garantir les performances optimales de la rectenna quelques soient les fluctuations de la puissance d’entrée et celles de la charge de sortie. Le circuit d’interfaçage permet également de fournir à la charge des niveaux de tension utilisables. Le système réalisé est basé tout d’abord sur l’utilisation d’un convertisseur DC/DC résonant pouvant fonctionner d’une manière complètement autonome à partir de niveaux très bas de la tension et de la puissance de la source. Ce convertisseur permet donc de garantir l’autonomie du système en éliminant la nécessité d’une source d’énergie auxiliaire. A cause de ses faibles performances énergétiques, ce convertisseur ne sera utilisé que durant la phase de démarrage. L’efficacité du système en termes de rendement énergétique et d’adaptation d’impédance est garantie grâce à l’utilisation d’un convertisseur Flyback fonctionnant dans son régime de conduction discontinu. Ainsi, une adaptation d’impédance très efficace est réalisée entre la rectenna et la charge de sortie. Ce convertisseur principal fonctionnera durant le régime permanent. Les deux convertisseurs ont été optimisés pour des niveaux de tension et de puissance aussi bas que quelques centaines de mV et quelques μW respectivement. Des mesures expérimentales réalisées sur plusieurs prototypes ont démontré le bon fonctionnement et les excellentes performances prédites par la procédure de conception ; ce qui nous permet de valider notre approche. De plus, les performances obtenues se distinguent parfaitement vis-à-vis de l’état de l’art. Enfin, en fonction de l’application désirée, plusieurs synoptiques d’association des deux structures sont proposés. Ceci inclut également la gestion énergétique de la charge de sortie. / Latest advancements in microelectronic technologies and especially with the exponential increase of components and devices integration density have yield novel high technology and polyvalent portable systems. Such polyvalent communication devices need more and more available energy. Nonetheless, research in energy storage technology did not evolve with a similar speed. This constitutes a substantial handicap for the future evolution of portable devices. Wireless energy transfer through large distances such as tens of meters using microwaves is a very promising solution in order to deal with the autonomy problem in portable devices. In addition, since electromagnetic waves are ubiquitous in our environment, harvesting and using this free and available energy is also possible. Rectenna (Rectifying Antenna) is the device that allows to collect and to convert an electromagnetic wave into DC power. Several thesis research projects focusing on studying and optimizing the rectenna was carried-out into the Ampere laboratory. It has been shown that for a low level of the electromagnetic field the voltage provided by the rectenna is ultra-low and thus impractical. Further, as it is the case for the majority of energy harvesting micro-sources, the performances of the rectenna depend highly with the loading conditions. So, the development of an interfacing circuit for the rectenna is a necessary task in order to relieve the RF/DC converter inherent flaws. As it is pointed out into the literature, such power management circuit is in most cases absent due to the ultra-low power levels. In most cases, the rectenna is used as it; which reduces strongly the applications area. Within this research project, an ultra-low power and fully-autonomous power management system dedicated to rectennas was developed and optimized. It allows to guarantee highest performances of the rectenna whatever are the fluctuation of the input power level and the output load conditions. In addition, this power management system allows to provide a conventional voltage level to the load. The first part of the developed system is composed by a resonant DC/DC converter which plays the role of start-up circuit. In this case, no external energy source is required even with low voltage and ultra-low power source conditions. Because of its general poor energetic performances, this resonant converter will be used only during the start-up phase. The second part of the developed system is composed by a Flyback converter operating in its discontinuous conduction mode. Using this mode, the converter realizes static and very effective impedance matching with the rectenna in order to extract the maximum available power whatever are the input and the output conditions. Furthermore, thanks to the optimization procedure, the converter shows excellent efficiency performances even for μW power levels based on a discrete demonstrator. Finally, the converter provides conventional voltage levels allowing to power standard electronics. Experimental tests based on discrete prototypes for the both converters show distinguish results for the start-up voltage, the impedance matching effectiveness and the efficiency as regard to the state of the art.

Ce travail de recherche a été principalement motivé par les avantages importants apportés par la technologie UTBB FDSOI aux applications analogiques et RF de faible puissance. L'objectif principal est d'étudier le comportement dynamique du transistor MOSFET du type UTBB FDSOI et de proposer des modèles prédictifs et des recommandations pour la conception de circuits intégrés RF, en mettant un accent particulier sur le régime d'inversion modérée. Après une brève analyse des progrès réalisés au niveau des architectures du transistor MOSFET, un état de l’art de la modélisation du transistor MOSFET UTBB FDSOI est établi. Les principaux effets physiques impliqués dans le transistor à double grille avec une épaisseur du film de 7 nm sont passés en revue, en particulier l’impact de la grille arrière, à l’aide de mesures et de simulations TCAD. La caractéristique gm/ID en basse fréquence et la caractéristique ym/ID proposée pour la haute fréquence sont étudiées et utilisées dans une conception analogique efficace. Enfin, le modèle NQS haute fréquence proposé reproduit les mesures dans toutes les conditions de polarisation y compris l’inversion modérée jusqu’à 110 GHz. / This research work has been motivated primarily by the significant advantages brought about by the UTBB FDSOI technology to the Low power Analog and RF applications. The main goal is to study the dynamic behavior of the UTBB FDSOI MOSFET in light of the recent technology advances and to propose predictive models and useful recommendations for RF IC design with particular emphasis on Moderate Inversion regime. After a brief review of progress in MOSFET architectures introduced in the semiconductor industry, a state-of-the-art UTBB FDSOI MOSFET modeling status is compiled. The main physical effects involved in the double gate transistor with a 7 nm thick film are reviewed, particularly the back gate impact, using measurements and TCAD. For better insight into the Weak Inversion and Moderate Inversion operations, both the low frequency gm/ID FoM and the proposed high frequency ym/ID FoM are studied and also used in an efficient first-cut analog design. Finally, a high frequency NQS model is developed and compared to DC and S-parameters measurements. The results show excellent agreement across all modes of operation including very low bias conditions and up to 110 GHz.

L’émergence des circuits complexes numériques, ou System-On-Chip (SOC), pose notamment la problématique de la consommation énergétique. Parmi les blocs fonctionnels significatifs à ce titre, apparaissent les mémoires et en particulier les mémoires statiques (SRAM). La maîtrise de la consommation énergétique d’une mémoire SRAM inclue la capacité à rendre la mémoire fonctionnelle sous très faible tension d’alimentation, avec un objectif agressif de 300 mV (inférieur à la tension de seuil des transistors standard CMOS). Dans ce contexte, les travaux de thèse ont concerné la proposition d’un point mémoire SRAM suffisamment performant sous très faible tension d’alimentation et pour les nœuds technologiques avancés (CMOS bulk 28nm et FDSOI 28nm). Une analyse comparative des architectures proposées dans l’état de l’art a permis d’élaborer deux points mémoire à 10 transistors avec de très faibles impacts de courant de fuite. Outre une segmentation des ports de lecture, les propositions reposent sur l’utilisation de périphéries adaptées synchrones avec notamment une solution nouvelle de réplication, un amplificateur de lecture de données en mode tension et l’utilisation d’une polarisation dynamique arrière du caisson SOI (Body Bias). Des validations expérimentales s’appuient sur des circuits en technologies avancées. Enfin, une mémoire complète de 32kb (1024x32) a été soumise à fabrication en 28 FDSOI. Ce circuit embarque une solution de test (BIST) capable de fonctionner sous 300mV d’alimentation. Après une introduction générale, le 2ème chapitre du manuscrit décrit l’état de l’art. Le chapitre 3 présente les nouveaux points mémoire. Le 4ème chapitre décrit l’amplificateur de lecture avec la solution de réplication. Le chapitre 5 présente l’architecture d’une mémoire ultra basse tension ainsi que le circuit de test embarqué. Les travaux ont donné lieu au dépôt de 4 propositions de brevet, deux conférences internationales, un article de journal international est accepté et un autre vient d’être soumis. / Emergence of large Systems-On-Chip introduces the challenge of power management. Of the various embedded blocks, static random access memories (SRAM) constitute the angrier contributors to power consumption. Scaling down the power supply is one way to act positively on power consumption. One aggressive target is to enable the operation of SRAMs at Ultra-Low-Voltage, i.e. as low as 300 mV (lower than the threshold voltage of standard CMOS transistors). The present work concerned the proposal of SRAM bitcells able to operate at ULV and for advanced technology nodes (either CMOS bulk 28 nm or FDSOI 28 nm). The benchmarking of published architectures as state-of-the-art has led to propose two flavors of 10-transitor bitcells, solving the limitations due to leakage current and parasitic power consumption. Segmented read-ports have been used along with the required synchronous peripheral circuitry including original replica assistance, a dedicated unbalanced sense amplifier for ULV operation and dynamic forward back-biasing of SOI boxes. Experimental test chips are provided in previously mentioned technologies. A complete memory cut of 32 kbits (1024x32) has been designed with an embedded BIST block, able to operate at ULV. After a general introduction, the manuscript proposes the state-of-the-art in chapter two. The new 10T bitcells are presented in chapter 3. The sense amplifier along with the replica assistance is the core of chapter 4. The memory cut in FDSOI 28 nm is detailed in chapter 5. Results of the PhD have been disseminated with 4 patent proposals, 2 papers in international conferences, a first paper accepted in an international journal and a second but only submitted paper in an international journal.