En este trabajo, el movimiento de giro del eje de un turbocompresor motor de combustión interna se mide mediante dos técnicas novedosas, la primera con el procesamiento digital de imágenes del eje del rotor durante el funcionamiento normal y anormal y la segunda técnica con sensores infrarrojos que basan su funcionamiento en el principio de albedo. Cada técnica aporta con información relevante para el conocimiento general de la dinámica rotacional en turbocompresores de MCIA, sin embargo la primera técnica aporta información más visual, como la aparición de aceite en el lado del compresor o la deformación de la punta del eje. La segunda técnica permita tener información con mayor resolución de frecuencia y datos más exactos acerca de las diferentes frecuencias de movimiento del eje. Estas técnicas son aplicadas para el estudio del comportamiento del turbocompresor en condiciones críticas de funcionamiento, las técnicas permiten la determinación de las condiciones más críticas en las que un turbocompresor de serie puede llegar a trabajar. Los ensayos experimentales siempre implican costos adicionales por lo tanto se pretende desarrollar un modelo de dinámica rotacional con el que se puedan identificar diferentes modos de vibración del turbocompresor sin la necesidad de un ensayo experimental. Dentro de la dinámica rotacional de turbocompresores un factor muy importante son los apoyos del rotor, es por esto que se ha realizado el cálculo de los coeficientes de amortiguación y rigidez de la película de lubricación con modelos sencillos analíticos, y modelos más complejos 2D y 3D con CFD. Al final se pretende realizar un ajuste del modelo de dinámica rotacional con los resultados experimentales y se realiza un estudio de sensibilidad de las variables que intervienen en la dinámica del eje. / López Hidalgo, MA. (2014). Estudio Teórico-Experimental de la Dinámica Rotacional de Turbocompresores de MCIA. Aplicación al Diagnóstico de Fallos [Tesis doctoral no publicada]. Universitat Politècnica de València. https://doi.org/10.4995/Thesis/10251/37746 / TESIS

I Spit on Your Grave is a low budget rape/revenge-movie released in 1978, directed by Meir Zarchi. The plot follows Jennifer Hills, who is brutally raped by a group of men and then left for dead. She survives and then proceeds to seek revenge on her rapists. In 2010, a new adaptation was released, with a similar plot and characters, directed by Steven R. Monroe. This study sets out to examine the differences between the portrayal of protagonist Jennifer Hills in the 1978 original and the 2010 version of I Spit on Your Grave. Using qualitative content analysis and a structuralist and semiotic perspective, the study also aims to explore what these differences can tell us about the societies responsible for producing the movies. The theories examined in order to properly answer these questions are mainly feminist film theory derived from acknowledged film theorists and scholars such as Carol Clover and Laura Mulvey. The material analyzed consists of scenes where Jennifer is present, and the results show that Jennifer in 1978 is portrayed in a more feminine manner, heavily influenced by the femme fatale from the 1940’s film noir. She uses her beauty and body to seduce the men in order to kill them, whereas Jennifer in 2010 is portrayed as a woman whose characteristics after the rape transforms into those of a man. In order to get revenge on her rapists, she has to behave more like them. Rather than a beauty, Jennifer is portrayed as a monster. Zarchis' film from the 1970’s seems to reward women behaving and looking like women, while Monroes film from 2010 encourages women to act like men, in order to survive.

La Planta Chancadora de Piedra es una empresa ubicada en el departamento de Lambayeque dedicada a la trituración y comercialización de piedra para obtener agregados de construcción. Actualmente, el área de mantenimiento viene siendo señalada debido a una importante cantidad de averías en sus equipos los cuales son atendidos a través de mantenimientos correctivos de emergencia. Teniendo como consecuencia paradas de producción y por ende pérdidas de utilidad. El presente trabajo tiene como objetivo principal proponer un plan de mantenimiento preventivo en el proceso de producción de la Planta Chancadora de Piedra para incrementar la utilidad de la empresa. Se diagnosticó que actualmente la planta chancadora de piedra trabaja mediante mantenimientos correctivos los cuales en el período estudiado generan un total de 131 fallas al año, equivalente a 679 horas de parada por falta de mantenimientos preventivos. Asimismo, los indicadores de mantenimiento muestran una Confiabilidad de 22 horas promedio hasta el fallo, una Mantenibilidad de 5 horas de tiempo promedio fuera de servicio y una Disponibilidad global del 81%. Debido a los métodos de trabajo actual en el mantenimiento, la planta chancadora de piedra obtuvo una utilidad no percibida de 846 073,039 soles la cual representa el 50,7% de la utilidad total. Se determinó, en primer lugar, mediante la metodología de análisis de criticidad, los equipos críticos de la empresa, dando como resultado la chancadora de mandíbulas, chancadora Cónica PYZ y la Zaranda. Luego de identificar los equipos, se procedió a codificar sus componentes, elaborar su árbol de fallas, proponer su AMEF para culminar finalmente con la propuesta del plan de mantenimiento preventivo, apoyado junto a un cronograma de actividades y un plan de capacitación. Luego de la mejora, se aumentó la utilidad no percibida en 188 779,054 soles; el número de horas de parada se redujo en 224,7 horas, el MTTF a 59 horas promedio hasta el fallo, el MTTR a 4,3 horas promedio fuera de servicio y la disponibilidad en un 87%. Se realizó el análisis de costo beneficio. del cual se obtuvo un VAN de 237 069,23 soles en un plazo de cinco años. un TIR de 54%. un período de recuperación de 1 año. 7 meses y 23 días y un indicador de beneficio costo de S/ 1.75. demostrando ser un proyecto muy rentable hacia la empresa.

Hoy día, existe una creciente demanda de las capacidades computacionales en sistemas críticos, donde los estados inesperados o inoperantes no son aceptables. Algunos de estos sistemas funcionan en entornos hostiles, sufriendo un comportamiento anómalo (faults), tanto en el software como en el hardware. Con objeto de solucionar esta problemática, se está recurriendo a la utilización de soluciones de computación, que explotan las nuevas características presentes en los microprocesadores de última generación. Entre estas características, destaca un mayor número de núcleos, mejor rendimiento computacional y menor consumo energético. Esta evolución de los microprocesadores es debida, entre otros factores, a la mejora en el proceso de fabricación fotolitográfico, sin embargo, este proceso está reduciendo progresivamente la tolerancia de los nuevos microprocesadores a los fallos inducidos por la radiación, conocidos como Efecto de Evento Único (Single Event Effect - SEE). Destacando, entre las fuentes que generan un comportamiento anómalo, las fuentes naturales de radiación, como los rayos cósmicos, o las fuentes de radiación artificial, como las producidas por máquinas de radio-diagnóstico. En esta tesis, se propone varias estrategias para mejorar la fiabilidad de los sistemas críticos que operan en presencia de radiación ionizante, tanto en el espacio, como a nivel terrestre. En este contexto, la radiación ionizante puede alterar la salida de un sistema digital creando interferencias, fallos y alteraciones permanentes en los circuitos, entre otras muchas incidencias. Como resultado, los sistemas críticos pueden comportarse de manera inesperada, produciendo resultados erróneos o entrando en estados no operativos, que requieran un mecanismo externo para recuperar un funcionamiento correcto (watchdogs, interrupciones temporizadas). En la bibliografía, se encuentra que las técnicas basadas en redundancia, aplicables tanto a hardware como a software, son las soluciones más efectivas para detectar y mitigar este tipo de comportamiento inesperado. Estas técnicas basadas en redundancia, presentan una alta variabilidad, dado que puede aplicarse a estructuras de diferente complejidad. En el caso de redundancia software, se puede utilizar a nivel de instrucciones de ensamblador, accesos de memoria, funciones o métodos, incluso a nivel de procesos o hilos. Es importante destacar que, la variabilidad de las diferentes técnicas de mitigación de fallos, provoca una alta complejidad de la predicción del efecto de estas técnicas en el conjunto del sistema. De manera paradójica, la aplicación de estas técnicas de endurecimiento a algunos elementos de un sistema, en ocasiones, puede dar lugar a un aumento de la susceptibilidad del sistema a fallos inducidos por radiación, por consiguiente, a una reducción significativa de la fiabilidad. Esta paradoja, es debida, al aumento de los sobrecostes en los recursos utilizados, o al incremento computacional de dicha técnica de endurecimiento. De manera general, con objeto de reducir la susceptibilidad a fallos inducidos por la radiación, en diferentes sistemas críticos, en esta tesis, se pretende mejorar la fiabilidad, adaptando o proporcionando nuevas técnicas y herramientas para el endurecimiento software en microprocesadores de última generación. Para ello, se han desarrollo dos técnicas, la primera se centra en la búsqueda automática de soluciones maximizando la fiabilidad; la segunda técnica desarrollada, consiste en un endurecimiento software basado en redundancia, optimizado para obtener un mayor rendimiento computacional. Además, se ha desarrollado un nuevo modelo matemático semi-empírico, para evaluar y predecir los fallos inducidos por radiación. La primera de las técnicas desarrolladas, explora, de manera eficiente, soluciones que maximicen la fiabilidad, buscando optimizaciones y endurecimientos que aumenten el rendimiento del sistema, reduzcan los recursos utilizados y, al mismo tiempo, aumenten la cobertura frente a fallos. Con objeto de optimizar el rendimiento y el uso de recursos de las aplicaciones y circuitos, en esta tesis, se utilizan técnicas de aprendizaje automático y algoritmos de búsqueda meta-heurísticos, inspirados en los sistemas naturales (algoritmos genéticos), optimizados con técnicas de optimización multiobjetivo basadas en el concepto de eficiencia de Pareto. Este algoritmo de búsqueda optimizado, permite mejorar al mismo tiempo el rendimiento del sistema, el uso de los recursos y la cobertura de fallos, ya que es capaz de explorar un espacio de soluciones multidimensional de manera eficiente. La aplicación de este algoritmo, permite alterar la generación de las aplicaciones, por parte del compilador, logrando obtener aplicaciones más fiables de forma no intrusiva, es decir, sin necesidad de modificar el código. La segunda de las técnicas desarrolladas, propone una mejora de las técnicas de endurecimiento clásicas, empleando esquemas paralelos basados en el multiprocesamiento simétrico y asimétrico (SMP y AMP, respectivamente). Con objeto de lograr un incremento en la fiabilidad, se han utilizado sistemas mononúcleo y multinúcleo, a los que se les ha eliminado la necesidad de un sistema operativo, con el fin de reducir los sobrecostes de recursos y aumentar el rendimiento, manteniendo la cobertura frente a fallos. Por último, se ha desarrollado un modelo semi-empírico que permite la evaluación y selección de las configuraciones más fiables. Además, el modelo también permite realizar un endurecimiento selectivo de los recursos críticos, antes de acometer una campaña de radiación acelerada. En el desarrollo del modelo, se emplea tanto datos históricos de campañas de radiación real, como los resultados de las campañas de inyección simulada de las aplicaciones. Así, el modelo es capaz de realizar una predicción temprana de la fiabilidad de las nuevas soluciones, antes de probarlas bajo radiación real en aceleradores de partículas. Para verificar el modelo, se realizaron pruebas de radiación acelerada de varias soluciones, desarrolladas en esta tesis, empleando protones en el Centro Nacional de Aceleradores (CNA) de Sevilla, y empleando neutrones en Los Álamos National Laboratory (LANL - USA).

El presente trabajo de investigación está centrado en realizar una propuesta de plan de mantenimiento preventivo basado en confiabilidad para la empresa Procesadora y Comercializado Delgado S. A. C. Dicha empresa se dedica a la producción de sacos de polipropileno, pero durante el desarrollo de sus actividades se presentan continuamente fallas y averías por motivo de la aplicación de mantenimiento correctivo, generando un elevado tiempo de paradas no programadas y pérdidas económicas de S/ 101 897, 08. Para la realización de la investigación, se identificaron las fallas y paradas no programadas que afectan la situación actual de las máquinas, donde se obtuvo un total de 16 678 fallas y 17 236 horas respectivamente. Posteriormente, se realizó el análisis de criticidad para determinar las máquinas más críticas, árbol de fallas y el análisis de modo y efecto de fallas que permitió elaborar el plan de mantenimiento preventivo enfocado en la confiabilidad de RCM. De implementarse la propuesta, el tiempo de paradas programadas destinadas a mantenimiento sería 1733 horas y las pérdidas económicas que se traducen en utilidades no percibidas se reducirán a S/ 5 241,95. Por último, se realizó el análisis costo – beneficio de la propuesta, obteniendo como resultado que por cada sol invertido la empresa obtendría 1,58 soles de ganancia.

This thesis proposes a formalism to analyse and automatically exploit sequences of events, which are related with faults occurred in power distribution networks and are recorded by power quality monitors at substations. This formalism allows to find dependencies or relationships among events, looking for meaningful patterns. Once those patterns are found, they can be used to better describe fault situations and their temporal evolution or can be also useful to predict future failures by recognising the events that match the early stages of a pattern. / En aquesta tesi es proposa un formalisme per analitzar conjunts de dades d'esdeveniments relacionats amb les fallades que es produeixen en les xarxes de distribució elèctrica, i explotar automàticament seqüències d'esdeveniments registrats pels monitors de qualitat d'ona instal•lats en substacions. Aquest formalisme permet cercar dependencies o relacions entre esdeveniments per trobar patrons significatius. Quan els patrons es troben, es poden utilitzar per descriure millor les situacions de fallada i la seva evolució. Els patrons també poden ser útils per a predir fallades futures mitjançant el reconeixement dels successos que coincideixin amb les primeres etapes d'un patró.

En los útimos años, aplicaciones en dominios tales como telecomunicaciones, seguridad de redes y redes de sensores de gran escala se han encontrado con múltiples limitaciones en el paradigma tradicional de bases de datos. En este contexto, los sistemas de procesamiento de flujos de datos han emergido como solución a estas aplicaciones que demandan una alta capacidad de procesamiento con una baja latencia. En los sistemas de procesamiento de flujos de datos, los datos no se persisten y luego se procesan, en su lugar los datos son procesados al vuelo en memoria produciendo resultados de forma continua. Los actuales sistemas de procesamiento de flujos de datos, tanto los centralizados, como los distribuidos, no escalan respecto a la carga de entrada del sistema debido a un cuello de botella producido por la concentración de flujos de datos completos en nodos individuales. Por otra parte, éstos están basados en configuraciones estáticas lo que conducen a un sobre o bajo aprovisionamiento. Esta tesis doctoral presenta StreamCloud, un sistema elástico paralelo-distribuido para el procesamiento de flujos de datos que es capaz de procesar grandes volúmenes de datos. StreamCloud minimiza el coste de distribución y paralelización por medio de una técnica novedosa la cual particiona las queries en subqueries paralelas repartiéndolas en subconjuntos de nodos independientes. Ademas, Stream- Cloud posee protocolos de elasticidad y equilibrado de carga que permiten una optimización de los recursos dependiendo de la carga del sistema. Unidos a los protocolos de paralelización y elasticidad, StreamCloud define un protocolo de tolerancia a fallos que introduce un coste mínimo mientras que proporciona una rápida recuperación. StreamCloud ha sido implementado y evaluado mediante varias aplicaciones del mundo real tales como aplicaciones de detección de fraude o aplicaciones de análisis del tráfico de red. La evaluación ha sido realizada en un cluster con más de 300 núcleos, demostrando la alta escalabilidad y la efectividad tanto de la elasticidad, como de la tolerancia a fallos de StreamCloud.

[EN] Large parallel computers are currently adopting the cluster architecture as the basis for their construction. These machines are being built with thousands of processing nodes that are interconnected through high-speed interconnection networks. Performance, fault tolerance and network cost are key factors in the overall design of these systems. The levels of computing power required can only be reached by increasing the number of network nodes. As systems grow, however, so does the amount of network components and with it, the probability of network faults. Since availability is important with these computer systems, fault-tolerance mechanisms are often implemented that are based on increasing network size and duplicating components, which directly affects cost. In the field of interconnection networks, indirect topologies are often the design of choice for HPC systems. The most commonly used indirect topology is the fat-tree, which is a multi-stage bidirectional-link topology providing good network performance and high fault-tolerance levels, but at a high cost. To reduce cost, RUFT has been proposed, a multi-stage unidirectional topology providing network performance similar to that of the fat-tree but using fewer hardware resources (approximately half). RUFTs weak point, however, is that it has zero fault tolerance. This work focuses on designing a simple indirect topology that offers high performance and fault tolerance while keeping hardware cost as low as possible. In particular, we propose a set of new topologies with different properties in terms of cost, performance and fault tolerance. All of them are capable of achieving performances similar to or better than that of the fat-tree, while also providing good fault tolerance levels and tolerating faults in the links connecting to end nodes, which most available topologies cannot do. Our first contribution is RUFT-PL, a topology that duplicates the number of injection, network and ejection links, while using the RUFT connection pattern to interconnect all network elements. This topology provides high network performance and a slight level of fault tolerance, using the same hardware resources as a fat-tree. Our second contribution is the FT-RUFT-212 topology, which provides better network performance than the fat-tree, as well as good fault tolerance for a low design cost, thanks to the proposed injection/ejection system implemented by the processing nodes. The third contribution, FT-RUFT-222, is a topology combining the best properties of the previous two proposals. In particular, this topology implements the injection/ejection used by FT-RUFT-212 and the double network links used by RUFT-PL to interconnect the switches. It provides high performance and fault-tolerance levels while using the same hardware resources required by a fat-tree. Our fourth and last contribution is FT-RUFT-XL, a topology in which both the injection/ejection and the connection between the switches have been redesigned. It offers a significant improvement on the other proposals' fault-tolerance levels, and also provides high network performance. Furthermore, unlike many unidirectional topologies, it allows packets to take different routes at every network stage, always bringing them closer to their destination with each hop. / [ES] Actualmente, los grandes sistemas de cómputo paralelo están adoptando la arquitectura de cluster como base de su construcción (lista Top500). Estos clusters están siendo construidos con miles de nodos de procesamiento, los cuales se conectan a través de una red de interconexión de altas prestaciones. En estos sistemas, el rendimiento, la tolerancia a fallos y el coste de la red juegan un factor clave en el diseño de todo el sistema. Los niveles de cómputo requeridos solo pueden ser alcanzados incrementando el número de nodos que lo componen. Sin embargo, a medida que el sistema crece también lo hace la cantidad de componentes de la red, y con ello la probabilidad de un fallo en la misma. Dado que la disponibilidad de estos sistemas es una preocupación, los mecanismos de tolerancia a fallos son implementados regularmente basados en el aumento y replicación de componentes, afectando de forma directa a su coste. En este campo, las topologías indirectas a menudo son elegidas en el diseño de clusters de alto rendimiento. Entre ellas, la más utilizada es el fat-tree, la cual es una topología bidireccional multietapa que provee un buen rendimiento de red y un buen nivel de tolerancia a fallos, pero a un alto coste. Para reducir su coste, se propuso RUFT, una topología unidireccional multietapa que obtiene un rendimiento de red similar al fat-tree, utilizando menos recursos de hardware (aproximadamente la mitad). Sin embargo, el punto débil de RUFT es que no ofrece ningún tipo de tolerancia a fallos. En este trabajo, nos enfocamos en diseñar una topología indirecta que ofrezca un alto rendimiento de red y sea tolerante a fallos, a la vez que mantiene un bajo coste del hardware. En particular, proponemos una nueva familia de topologías indirectas con diferentes propiedades en términos de coste, rendimiento y tolerancia a fallos. Estas nuevas topologías son capaces de alcanzar un rendimiento similar o mejor al ofrecido por el fat-tree, además de ofrecer un buen nivel de tolerancia a fallos y, a diferencia de la mayoría de topologías disponibles, también son capaces de tolerar fallos en los enlaces que conectan con los nodos de procesamiento. Nuestra primera contribución es RUFT-PL, una topología que duplica los enlaces de inyección, red y eyección, siguiendo el mismo patrón de conexión utilizado por RUFT para interconectar todos los elementos de la red. Esta topología obtiene un alto rendimiento de red y un ligero grado de tolerancia a fallos, usando los mismos recursos de hardware que el fat-tree. Como segunda contribución, proponemos la topología FT-RUFT-212. Esta topología incrementa el rendimiento de red con respecto al fat-tree, ofreciendo además un buen nivel de tolerancia a fallos a un bajo coste de diseño, gracias al sistema de inyección/eyección propuesto que implementan los nodos de procesamiento. La tercera contribución, FT-RUFT-222, es una topología que aprovecha las mejores propiedades de las dos propuestas anteriores. En particular, esta topología implementa la inyección/eyección utilizada por FT-RUFT-212 y los dobles enlaces de red de RUFT-PL para conectar los conmutadores. Esta propuesta ofrece un alto rendimiento de red y de tolerancia a fallos, utilizando los mismos recursos de hardware requeridos por el fat-tree. Nuestra última contribución es FT-RUFT-XL, una topología que rediseña tanto la inyección/eyección como la conexión entre los conmutadores. Esta topología incrementa notablemente el nivel de tolerancia a fallos ofrecido por las demás propuestas, ofreciendo también un alto rendimiento de red. Además, a diferencia de muchas topologías unidireccionales, ésta permite que los paquetes tomen diferentes rutas en cada etapa de la red, acercándolos siempre a su destino en cada salto. / [CAT] Actualment, els grans sistemes de còmput paral¿lel estan adoptant l'arquitectura cluster com a base per la seua construcció (Llista Top500). Aquests clusters estan sent construïts amb milers de nodes de processament, els quals es connecten mitjançant una xarxa d'interconnexió d'altes prestacions. En aquests sistemes, el rendiment, la tolerància a fallades i el cost de la xarxa són un factor clau en el disseny de tot el sistema. Per altra banda, els nivells de còmput requerits només poden ser aconseguits incrementant el nombre de nodes que componen el cluster. Per tant, a mesura que el sistema creix també ho fa la quantitat de components de la xarxa, i amb això la probabilitat d'una fallada en la mateixa. Atès que la disponibilitat d'aquests sistemes és una gran preocupació, és habitual que les xarxes d'interconnexió implementen mecanismes de tolerància a fallades, que solen consistir en l'augment i replicació de components, incrementant el cost total de la xarxa. En aquest camp, les topologies indirectes sovint són triades en el disseny de clusters d'alt rendiment. Entre elles, la més utilitzada és el fat-tree, una topologia bidireccional multietapa que presenta un bon rendiment de xarxa i un bon nivell de tolerància a fallades, però a un alt cost. Per reduir aquest cost, es va proposar RUFT, una topologia unidireccional multietapa que obté un rendiment de xarxa similar al fat-tree utilitzant menys recursos hardware (aproximadament la meitat). No obstant això, el punt feble de RUFT és que no ofereix cap tipus de tolerància a fallades. En aquest treball, ens centrem en dissenyar una topologia indirecta que, per una banda, aconseguisca un alt rendiment de xarxa i siga tolerant a fallades i, per altra banda, tinga un baix cost. Concretament, proposem una nova família de topologies indirectes amb diferents propietats pel que fa a cost, rendiment i tolerància a fallades. Aquestes noves topologies obtenen un rendiment similar o millor al que ofereix el fat-tree, a més d'oferir un bon nivell de tolerància a fallades. A més, a diferència de la majoria de topologies disponibles, toleren fallades en els enllaços que connecten amb els nodes de processament. La nostra primera contribució és RUFT-PL, una topologia que duplica els enllaços d'injecció, xarxa i ejecció, seguint el mateix patró de connexió utilitzat per RUFT per interconnectar tots els elements de la xarxa. Aquesta topologia obté un alt rendiment de xarxa i un lleuger grau de tolerància a fallades, emprant els mateixos recursos de hardware que el fat-tree. Com a segona contribució, proposem la topologia FT-RUFT-212. Aquesta topologia incrementa el rendiment de xarxa respecte al fat-tree, oferint a més a més un bon nivell de tolerància a fallades amb un baix cost de disseny, gràcies al sistema d'injecció/ejecció proposat que implementen els nodes de processament. La tercera contribució, FT-RUFT-222, és una topologia que aprofita les millors propietats de les dues propostes anteriors. En particular, aquesta topologia implementa la injecció/ejecció utilitzada per FT-RUFT-212 i els dobles enllaços de xarxa de RUFT-PL per a connectar els commutadors. Aquesta proposta ofereix un alt rendiment de xarxa i de tolerància a fallades, utilitzant els mateixos recursos hardware requerits pel fat-tree. La nostra última contribució és FT-RUFT-XL, una topologia que redissenya tant la injecció / ejecció com la connexió entre els commutadors. Aquesta topologia incrementa notablement el nivell de tolerància a fallades oferit per les altres propostes, presentant alhora un elevat rendiment de xarxa. A més a més, a diferència de moltes topologies unidireccionals, aquesta permet que els paquets prenguin rutes diferents en cada etapa de la xarxa, acostant-se sempre al seu destí en cada salt. / Bermúdez Garzón, DF. (2015). Una Nueva Familia de Topologías Indirectas, Eficientes y Tolerantes a Fallos [Tesis doctoral no publicada]. Universitat Politècnica de València. https://doi.org/10.4995/Thesis/10251/59386 / TESIS

[EN] The main objective of this Thesis is the performance and validation of an automatic diagnostic system for induction motor failures, based mainly on the use of Infrared Thermography Technique. The implementation of these systems allow the detection of the failures in advance, when they are still in an incipient state, from information provided by various magnitudes of the machine, is a milestone pursued by many researchers. However, these predictive maintenance systems must possess high reliability making them suitable for a wide variety of industrial applications. Up till today, no predictive maintenance system, fully consistent and valid for the detection of a wide range of faults in electric induction motors, has been developed. The development of such systems becomes more relevant in the current context, in which the mentioned electric machines are expanding to other emerging applications, such as wind generation and driving electric vehicles. This development process consists of several complementary stages. The first phase is focusing on obtaining the thermal model, based on the energy balance of the induction motor as well as the heating curves, with the use of Infrared Thermography and the Heat Transmission Theory. This model, validated after applying it to various assemblies, will accurately predict the heating curves of the motors under different operating conditions or even in fault condition. The second stage involves the detailed analysis of the information from the infrared images obtained experimentally from the different case studies, in order to obtain the relevant data to make a more accurate diagnosis. The third step consists on the combination of the infrared thermography and the motor current signal analyses. The coupling of both will increase the diagnosis reliability and expand its applicability to a wider range of faults. Finally, the postprocessing of the data gathered from the previous stages using artificial intelligent algorithms, based on the recognition of thermal patterns, will be integrated into the automatic diagnostic system. These systems are able to minimize the human intervention in the detection process with a consequent increase in effectiveness. The future implementation of these predictive diagnostics systems may well consist of portable diagnostic equipment adapted to industrial environments. The Thesis is presented in the format of articles' compilation. It includes the two articles published in indexed journals and presented in international conferences, performed in collaboration with world renowned groups and covering the different areas and stages described. / [ES] La presente Tesis tiene como principal objetivo el desarrollo y validación de un sistema de diagnóstico automático de averías en motores de inducción, basado principalmente en el uso de la técnica de Termografía Infrarroja. La implementación de sistemas que hagan factible la detección de las citadas averías con suficiente antelación, esto es, cuando éstas todavía se encuentran en estado incipiente, a partir de la información suministrada por diversas magnitudes de la máquina constituye un hito perseguido por muchos investigadores. Además, estos sistemas de mantenimiento predictivo deben poseer una alta fiabilidad, que los haga idóneos para su utilización en una amplia variedad de aplicaciones industriales. Sin embargo, todavía hoy no se ha desarrollado un sistema de mantenimiento predictivo que se muestre plenamente consistente y válido para la detección de un amplio rango de averías en motores eléctricos de inducción. El desarrollo de este tipo de sistemas cobra, si cabe, más relevancia en el contexto actual, en el que las citadas máquinas eléctricas se están expandiendo a otras aplicaciones emergentes, como la generación eólica o el accionamiento de vehículos eléctricos. El proceso a implementar está constituido por diversas fases complementarias, caracterizadas por un determinado grado de precisión en el diagnóstico de averías de motores eléctricos. Cada una de ellas consta de una parte experimental, basada en ensayos en motores de inducción, tanto del motor sano, como del motor en estado de fallo. Una vez concluida la fase experimental, se procede al correspondiente análisis y tratamiento de la información obtenida, por diversas técnicas características. Se parte de una primera fase, centrada en la obtención del modelo térmico, fundamentado por el balance energético del motor de inducción, así como por las curvas de calentamiento. Para ello se utiliza la tecnología infrarroja experimental y las ecuaciones de la Teoría de Transferencia de calor. De esta manera, a partir de dicho modelo, validado tras la aplicación a diversos montajes, se pretende predecir y comparar las curvas de calentamiento del motor, bajo distintas condiciones de operación o estado de fallo. La siguiente fase consiste en el análisis detallado de la información procedente de las imágenes infrarrojas obtenidas experimentalmente en los distintos casos estudiados, encaminada a la obtención de datos relevantes para poder efectuar un diagnóstico de mayor precisión. El tercer paso que se plantea es la combinación del método de termografía infrarroja con la técnica de análisis de corrientes para conseguir un aumento en la fiabilidad en el diagnóstico, además de poder analizar un rango más amplio de averías. Finalmente, a partir de la información procedente de los ensayos y análisis previos y con la ayuda de sistemas de procesamiento dotados de algoritmos de inteligencia artificial, basados en el reconocimiento de patrones térmicos, se realizará la implementación del sistema de diagnóstico automático de detección de averías. De esta manera, estos sistemas evitan la subjetividad característica de la utilización de la termografía infrarroja de manera aislada, e incluso pueden llegar a eliminar por completo la intervención humana en el proceso de detección, con el consecuente aumento de efectividad. Ello permitiría la implementación futura de estas técnicas de diagnóstico en sistemas de diagnóstico predictivo, que bien pudieran consistir en equipos portátiles de diagnóstico adaptados a ambientes industriales. La tesis se presenta en el formato compilación de artículos, incluyendo tanto artículos publicados en revistas indexadas como en congresos internacionales, algunos de ellos en colaboración con grupos de renombre mundial, y que cubren las diferentes áreas y fases comentadas. / [CAT] La present Tesi té com a principal objectiu el desenvolupament i validació d'un sistema de diagnòstic automàtic d'avaries en motors d'inducció, basat principalment en l'ús de la tècnica de Termografia Infraroja. La implementació de sistemes que facin factible la detecció de les esmentades avaries amb suficient antelació, és a dir, quan aquestes encara es troben en estat incipient, a partir de la informació subministrada per diverses magnituds de la màquina constitueix una fita perseguida per molts investigadors. A més, aquests sistemes de manteniment predictiu han de tenir una alta fiabilitat, que els faci idonis per a la seva utilització en una àmplia varietat d'aplicacions industrials. No obstant això, encara avui no s'ha desenvolupat un sistema de manteniment predictiu que es mostri plenament consistent i vàlid per a la detecció d'un ampli ventall d'avaries en motors elèctrics d'inducció. El desenvolupament d'aquest tipus de sistemes cobra més rellevància en el context actual, en què les esmentades màquines elèctriques s'estan expandint a altres aplicacions emergents, com la generació eòlica o l'accionament de vehicles elèctrics. El procés a implementar està constituït per diverses fases complementàries, caracteritzades per un determinat grau de precisió en el diagnòstic d'avaries de motors elèctrics. Cadascuna d'elles consta d'una part experimental, basada en assajos en motors d'inducció, tant del motor sa, com del motor en estat de fallada. Un cop conclosa la fase experimental, es procedeix al corresponent anàlisi i tractament de la informació obtinguda, per diverses tècniques característiques. Es parteix d'una primera fase, centrada en l'obtenció del model tèrmic, fonamentat en el balanç energètic del motor d'inducció, així com per les corbes d'escalfament. Per a això s'utilitza la tecnologia infraroja experimental i les equacions de la Teoria de Transferència de calor. D'aquesta manera, a partir d'aquest model, validat després de l'aplicació a diversos muntatges, es pretenen predir i comparar les corbes d'escalfament del motor, sota diferents condicions d'operació o estat de fallada. La següent fase consisteix en l'anàlisi detallada de la informació procedent de les imatges infraroges obtingudes experimentalment en els diferents casos estudiats, encaminada a l'obtenció de dades rellevants per poder efectuar un diagnòstic de major precisió. El tercer pas que es planteja és la combinació del mètode de termografia infraroja amb la tècnica d'anàlisi de corrents per aconseguir un augment en la fiabilitat en el diagnòstic, a més de poder analitzar un rang més ampli d'avaries. Finalment, a partir de la informació procedent dels assaigs i anàlisis previs i amb l'ajuda de sistemes de processament dotats d'algoritmes d'intel·ligència artificial, basats en el reconeixement de patrons tèrmics, es realitzarà la implementació del sistema de diagnòstic automàtic de detecció d'avaries. D'aquesta manera, aquests sistemes eviten la subjectivitat característica de la utilització de la termografia infraroja de manera aïllada, i fins i tot poden arribar a eliminar completament la intervenció humana en el procés de detecció, amb el conseqüent augment d'efectivitat. Això permetrà la implementació futura d'aquestes tècniques de diagnòstic en sistemes de diagnòstic predictiu, que bé podrien consistir en equips portàtils de diagnòstic adaptats a ambients industrials. La Tesi es presenta en el format compilació d'articles, incloent tant articles publicats en revistes indexades com en congressos internacionals, alguns d'ells en col·laboració amb grups de renom mundial, i que cobreixen les diferents àrees i fases comentades. / Picazo Rodenas, MJ. (2016). Diagnóstico de máquinas eléctricas mediante técnicas de termografía infrarroja [Tesis doctoral no publicada]. Universitat Politècnica de València. https://doi.org/10.4995/Thesis/10251/62317 / TESIS

[EN] Incorporating error detection mechanisms is a key element in the design of fault tolerant systems. For many of those systems the detection of an error (whether temporary or permanent) triggers a bunch of actions or activation of elements pursuing any of these objectives: continuation of the system operation despite the error, system recovery, system stop into a safe state, etc. Objectives ultimately intended to improve the characteristics of reliability, security, and availability, among others, of the system in question. One of these error detection elements is a watchdog processor; it is responsible to monitor the system processor and check that no errors occur during the program execution. The main drawback of the existing proposals in this regard and that prevents a more widespread use of them is the loss of performance and the increased memory consumption suffered by the monitored system. In this PhD a new technique to embed signatures is proposed. The technique is called ISIS - Interleaved Signature Instruction Stream - and it embeds the watchdog signatures interspersed with the original program instructions in the memory. With this technique it is a separate element of the system processor (a watchdog processor as such) who carries out the operations to detect errors. Although signatures are mixed with program instructions, and unlike previous proposals, the main system processor is not involved neither in the recovery of these signatures from memory nor in the corresponding calculations, reducing the performance loss. A novel technique is also proposed that enables the watchdog processor verification of the structural integrity of the monitored program checking the jump addresses used. This jump address processing technique comes to largely solve the problem of verifying a jump to a new program area when there are multiple possible valid destinations of the jump. This problem did not have an adequate solution so far, and although the proposal made here can not solve every possible jump scenario it enables the inclusion of a large number of them into the set verifiable jumps. The theoretical ISIS proposal and its error detection mechanisms are complemented by the contribution of a complete system (processor, watchdog processor, cache memory, etc.) based on ISIS which incorporates the detection mechanisms proposed here. This system has been called HORUS, and is developed in the synthesizable subset of the VHDL language, so it is possible not only to simulate the behavior of the system at the occurrence of a fault and analyze its evolution from it but it is also possible to program a programmable logic device like an FPGA for its inclusion in a real system. To program the HORUS system in this PhD a modified version of the gcc compiler has been developed which includes the generation of signatures for the watchdog processor as an integral part of the process to create the executable program (compilation, assembly, and link) from a source code written in the C language. Finally, another work developed in this PhD is the development of FIASCO (Fault Injection Aid Software Components), a set of scripts using the Tcl/Tk language that allow the injection of a fault during the simulation of HORUS in order to study its behavior and its ability to detect subsequent errors. With FIASCO it is possible to perform hundreds or thousands of simulations in a distributed system environment to reduce the time required to collect the data from large-scale injection campaigns. Results show that a system using the techniques proposed here is able to detect errors during the execution of a program with a minimum loss of performance, and that the penalty in memory consumption when using a watchdog processor is similar to previous proposals. / [ES] La incorporación de mecanismos de detección de errores es un elemento fundamental en el diseño de sistemas tolerantes a fallos en los que, en muchos casos, la detección de un error (ya sea transitorio o permanente) es el punto de partida que desencadena toda una serie de acciones o activación de elementos que persiguen alguno de estos objetivos: la continuación de las operaciones del sistema a pesar del error, la recuperación del mismo, la parada de sus operaciones llevando al sistema a un estado seguro, etc. Objetivos, en definitiva, que pretenden la mejora de las características de fiabilidad, seguridad y disponibilidad, entre otros, del sistema en cuestión. Uno de estos elementos de detección de errores es un procesador de guardia; su trabajo consiste en monitorizar al procesador del sistema y comprobar que no se producen errores durante la ejecución del programa. El principal inconveniente de las propuestas existentes a este respecto y que impiden una mayor difusión de su uso es la pérdida de prestaciones y el aumento de consumo de memoria que sufre el sistema monitorizado. En este trabajo se propone una nueva técnica de empotrado de firmas (ISIS -Interleaved Signature Instruction Stream) intercaladas dentro del espacio de la memoria del programa. Con ella un elemento separado del procesador del sistema realiza las operaciones encaminadas a detectar los errores. A pesar de que las firmas se encuentran mezcladas con las instrucciones del programa que está ejecutando, y a diferencia de las propuestas previas, el procesador principal del sistema no se involucra ni en la recuperación de las firmas ni en las operaciones de cálculo correspondientes, lo que reduce la pérdida de prestaciones. También se propone una novedosa técnica para que el procesador de guardia pueda verificar la integridad estructural del programa que monitoriza comprobando las direcciones de salto empleadas. Esta técnica de procesado de las direcciones de salto viene a resolver en gran medida el problema de la comprobación de un salto a una nueva zona del programa cuando existen múltiples posibles destinos válidos. Este problema no tenía una solución adecuada hasta el momento, y aunque la propuesta que aquí se hace no consigue resolver todos los posibles escenarios de salto sí permite incorporar un buen números de ellos al conjunto de saltos verificables. ISIS y sus mecanismos de detección de errores se complementan con la aportación de un sistema completo (procesador, procesador de guardia, memoria caché, etc.) basado en ISIS denominado HORUS. Está desarrollado en lenguaje VHDL sintetizable, de manera que es posible tanto simular el comportamiento del sistema ante la aparición de un fallo y analizar su evolución a partir de éste como programar un dispositivo lógico programable tipo FPGA para su inclusión en un sistema real. Para programar el sistema HORUS se ha desarrollado una versión modificada del compilador gcc que incluye la generación de las firmas de referencia para el procesador de guardia como parte del proceso de creación del programa ejecutable a partir de código fuente escrito en lenguaje C. Finalmente, otro trabajo desarrollado en esta tesis es el desarrollo de FIASCO (Fault Injection Aid Software COmponents), un conjunto de scripts en lenguaje Tcl/Tk que permiten la inyección de un fallo durante la simulación de HORUS con el objetivo de estudiar su comportamiento y su capacidad para detectar los errores subsiguientes. Con FIASCO es posible lanzar cientos o miles de simulaciones en un entorno distribuido para reducir el tiempo necesario para obtener los datos de campañas de inyección a gran escala. Los resultados demuestran que un sistema que utilice las técnicas que aquí se proponen es capaz de detectar errores durante la ejecución del programa con una mínima pérdida de prestaciones, y que la penalización en el consumo de memoria al usar un procesador de guardia es similar a la de las propu / [CAT] La incorporació de mecanismes de detecció d'errors és un element fonamental en el disseny de sistemes tolerants a fallades. En aquests sistemes la detecció d'un error, tant transitori com permanent, sovint significa l'inici d'una sèrie d'accions o activació d'elements per assolir algun del objectius següents: mantenir les operacions del sistema malgrat l'error, la recuperació del sistema, aturar les operacions situant el sistema en un estat segur, etc. Aquests objectius pretenen, fonamentalment, millorar les característiques de fiabilitat, seguretat i disponibilitat del sistema. El processador de guarda és un dels elements emprats per a la detecció d'errors. El seu treball consisteix en monitoritzar el processador del sistema i comprovar que no es produeixen error durant l'execució de les instruccions. Els principals inconvenients de l'ús del processadors de guarda és la pèrdua de prestacions i l'increment de les necessitats de memòria del sistema que monitoritza, per la qual cossa la seva utilització no està molt generalitzada. En aquest treball es proposa una nova tècnica de encastat de signatures (ISIS - Interleaved Signature Instruction Stream) intercalant-les en l'espai de memòria del programa. D'aquesta manera és possible que un element extern al processador realitze les operacions dirigides a detectar els errors, i al mateix temps permet que el processador execute el programa original sense tenir que processar les signatures, encara que aquestes es troben barrejades amb les instruccions del programa que s'està executant. També es proposa en aquest treball una nova tècnica que permet al processador de guarda verificar la integritat estructural del programa en execució. Aquesta verificació permet resoldre el problema de com comprovar que, al executar el processador un salt a una nova zona del programa, el salt es realitza a una de les possibles destinacions que són vàlides. Fins el moment no hi havia una solució adequada per a aquest problema i encara que la tècnica presentada no resol tots el cassos possibles, sí afegeix un bon nombre de salts al conjunt de salts verificables. Les tècniques presentades es reforcen amb l'aportació d'un sistema complet (processador, processador de guarda, memòria cache, etc.) basat en ISIS i que incorpora els mecanismes de detecció que es proposen en aquest treball. A aquest sistema se li ha donat el nom de HORUS, i està desenvolupat en llenguatge VHDL sintetitzable, la qual cosa permet no tan sols simular el seu comportament davant la aparició d'un error i analitzar la seva evolució, sinó també programar-lo en un dispositiu FPGA per incloure'l en un sistema real. Per poder programar el sistema HORUS s'ha desenvolupat una versió modificada del compilador gcc. Aquesta versió del compilador inclou la generació de les signatures de referència per al processador de guarda com part del procés de creació del programa executable (compilació, assemblat i enllaçat) des del codi font en llenguatge C. Finalment en aquesta tesis s'ha desenvolupat un altre treball anomenat FIASCO (Fault Injection Aid Software COmponents), un conjunt d'scripts en llenguatge Tcl/Tk que permeten injectar fallades durant la simulació del funcionament d'HORUS per estudiar la seua capacitat de detectar els errors i el seu comportament posterior. Amb FIASCO és possible llançar centenars o milers de simulacions en entorns distribuïts per reduir el temps necessari per obtenir les dades d'una campanya d'injecció de fallades de grans proporcions. Els resultats obtinguts demostren que un sistema que utilitza les tècniques descrites és capaç de detectar errors durant l'execució del programa amb una pèrdua mínima de prestacions, i amb un requeriments de memòria similars als de les propostes anteriors. / Rodríguez Ballester, F. (2016). Detección concurrente de errores en el flujo de ejecución de un procesador [Tesis doctoral no publicada]. Universitat Politècnica de València. https://doi.org/10.4995/Thesis/10251/63254 / TESIS