Depuis ces dernières années, les composants fortement submicroniques du commerce sont utilisés dans les équipements aéronautiques pour des applications spécifiées pour durer plusieurs décennies. Toutefois, ces composants sont destinés aux marchés de masse que représentent les secteurs de la micro informatique et des télécommunications et ne sont pas spécifiques au marché aéronautique. De ce fait, ces composants sont spécialement conçus pour des besoins dits de haute performance ou de basse consommation et pour lesquels la fiabilité n’est pas un critère prioritaire. Pour satisfaire ces marchés, une nouvelle génération technologique émerge tous les deux ans en imposant à chaque fois, une diminution des dimensions des métallisations BEOL ainsi que des transistors FEOL et/ou l’introduction de nouveaux matériaux. Ces modifications ont conduit à une aggravation des mécanismes de défaillance par usure pour les générations de composants fortement submicroniques, au point de ne plus satisfaire les spécifications en durée de vie des équipements aéronautiques. Cette étude s’attache donc à montrer l’impact que peuvent avoir la réduction des dimensions ainsi que la nature des matériaux, sur la durée de vie des technologies numériques CMOS 500 à 45 nm. Pour cela, les mécanismes de défaillances du circuit intégré ont été modélisés et étudiés au travers de trois applications aéronautiques. En complément, des tests de vieillissement de type HCI et NBTI pratiqués sur une SRAM de génération 90 nm ont permis de valider les prédictions. Enfin, les travaux aboutissent à une méthodologie de sélection de composants fortement submicroniques pour une application spécifique, en fonction de la technologie. / For some years, deep sub micron components have been used in aeronautic equipment for long term applications (generally few decades). However, these components are devoted to mass markets that are basically microcomputers and telecommunications and not especially to aeronautics. Hence, deep sub micron components are manufactured for high performance and low consumption needs and unfortunally, reliability is not the main concern. In order to supply these markets, a new generation of components generally arise every two years, introducing BEOL and FEOL scaling and/or new materials. As a consequence, these improvements have induced a lifetime degradation of devices that can threaten their use for longtime specifications of aeronautic equipement. This study points out the effects of scaling and material improvements on the lifetime degradation of CMOS integrated cicuits between the nodes 500-45 nm. To do so, silicon failure mechanisms have been modelised and investigated on three aeronautic applications. As a complement, some HCI and NBTI lifetests have been performed on 90 nm SRAM in order to validate previous lifetime predictions. Finally, this work leads to a methodology for the selection of deep sub micron components for a specific use, depending on the technology.

L’entreprise IBM a lancé en 2014 un projet de recherche pour introduire de l’intelligence, c’est-à-dire des capteurs, dans des modules micro-électroniques. Le projet vise l’amélioration, à partir des données des capteurs, des procédés d’assemblage de puce qui serviront dans des serveurs pour du calcul haute performance ou les télécommunications.Mon projet consiste à concevoir, caractériser, puis intégrer 109 micro-capteurs, de dimensions 1 x 100 x 100 µm3, de température, humidité et contrainte sur une puce électronique de 2 x 2 cm2. L’objectif est d’obtenir en temps réel la répartition de l’humidité, la température et la contrainte dans l’assemblage, en environnement sévère.Les capteurs à base de nanotubes de carbone réalisés sont très sensibles à l’humidité et la température, avec par exemple une variation de 50% de la grandeur de sortie du capteur pour une variation de -40 à 140 °C. J’ai proposé une méthode novatrice à partir des propriétés de l’impédance du capteur permettant la séparation de la réponse à la température de celle à l’humidité. / IBM is combining forces with the Université de Sherbrooke to introduce intelligency, which are sensors, in microelectronics module. The project is to make the assembly process of a chip more robust thanks to the sensor data. These microelectronics module are used in high-performance computing servers or telecommunications. The objectives are to design, characterize and embed 109 micro-sensors, having dimensions below 1 x 100 x 100 µm3. These micro-sensors will be on chip and measure temperature, moisture and strain. Thus these micro-sensors will give the spatial distribution of temperature, moisture and strain into the microelectronics module in severe environments. The carbon nanotube-based sensor realized are very sensitive to moisture and temperature, as example the output quantity value of the sensors is reduced by 50 per cent with a temperature excursions from -40 to 140 ℃. I developed a novel method to separate the temperature response from the moisture one, using the impedance properties of the sensor.

Dans le contexte actuel de transition énergétique, les acteurs de la production électrique (dont EDF) s'orientent de plus en plus vers les technologies "bas carbone", permettant de développer leur mix énergétique et d'assurer une production toujours plus respectueuse de l'environnement. Parmi l'ensemble des alternatives progressivement industrialisées au cours de ces dernières décennies, l'énergie éolienne voit son développement s'accélérer. De nouveaux projets voient le jour, notamment avec le développement de parcs éoliens posés en mer le long des côtes françaises.Afin de garantir une sécurité maximale des installations vis-à-vis des défaillances mécaniques, les ingénieurs doivent mettre en place un ensemble de vérifications ayant pour but d'assurer l'intégrité structurelle pendant une durée de vie donnée. Cette étape, nécessaire à la certification et donc à l'industrialisation du projet, exige un investissement numérique important. Dans le cas particulier de l'estimation de l'endommagement à durée de vie, un ensemble complet d'analyses doit être effectué afin de simuler les réactions structurelles en différents points de la conception et ce, pour l'ensemble des conditions environnementales de chargement possibles (cas de charge). Au total, quelques milliers de simulations correspondant à l'ensemble des situations probables sont à prévoir pour la seule estimation de l'endommagement à durée de vie. De plus, la prise en compte des différents phénomènes physiques du problème (aérodynamique, hydrodynamique, mécanique élastique), ainsi que la considération des non-linéarités des réponses liées à l'asservissement de la turbine, impliquent l'utilisation de codes de résolution temporels et multi-physiques coûteux pour chacune des situations de chargement à simuler.Afin de réduire l'investissement lié à l'estimation de cet endommagement, l'utilisation de méthodes numériques de substitution (également appelées métamodèles) est une alternative prometteuse. Ces méthodologies ont montré leur efficacité dans divers domaines de l'ingénierie permettant d'approcher, par diverses hypothèses statistiques, la réponse de modèles numériques en ne considérant qu'un nombre réduit de simulations.Ce travail de thèse s'est focalisé sur le développement d'outils numériques pour le dimensionnement efficace des structures éoliennes en mer et plus particulièrement sur l'utilisation des métamodèles de Krigeage (ou méthode de régression par processus gaussien) pour l'estimation de l'endommagement mécanique. Sous certaines hypothèses, cette méthode de substitution se prête particulièrement bien à l'approximation des réponses de modèles physiques, notamment grâce à la mise en place facilitée d'architectures itératives d'enrichissement ("active learning strategy"). Deux domaines ont principalement été étudiés : l'estimation rapide des quantités d'endommagement structurel par le développement de la méthode "Adaptive Kriging for Damage Assessment" (AK-DA) et les possibilités d'utilisation de cette dernière dans le cadre d'études de la fiabilité conceptuelle au regard de la tenue à l'endommagement. L'applicabilité de ces méthodes a été illustrée via l'utilisation d'exemples numériques inspirés du contexte industriel et de ses contraintes. / The mechanical certification of wind turbine structures is required for the funding of newoffshore projects on the French coasts. In order to ensure a maximal safety level of installations,a series of structural analyzes are required by the certification bodies. Amongst all, thedamage based computations represent an important numerical effort for EDF. The presentedworks focus on the applicability and the performances of Kriging metamodels for the estimationof the lifetime cumulated damage of offshore wind turbine structures (AK-DA approach)and the damage based reliability assessment of new designs (AK-MCS/AK-DA coupling).

Les composants hyperfréquences embarqués dans des satellites utilisent actuellement l’encapsulation hermétique dans des boîtiers métalliques ou céramiques. La très forte amélioration des matériaux organiques en termes de dégazage et d’impureté ionique notamment rend possible l’utilisation de solutions quasi-hermétiques pour l’environnement spatial. Les encapsulations plastiques ouvrent des perspectives avérées de gain de dimension et de coût. La validation d’une technologie d’encapsulation repose sur la réalisation d’essais de fiabilité normatifs (1000 heures à 85°C et 85% d’humidité relative). Ces essais sont applicables quels que soient le profil de stockage de la mission, le type d’encapsulation et la technologie des composants utilisés. Les conditions de réalisation de ces essais ne sont pas clairement définies, par exemple l’application ou pas d’un fort champ électrique au niveau du composant. Or ce seul paramètre devient prépondérant lorsque les conditions sont réunies pour permettre la mise en place de phénomènes de corrosion. Ces travaux de thèse se sont axés sur la compréhension des mécanismes de défaillance mis en jeu dans des tests de vieillissement accéléré en chaleur humide. Pour cela, une méthodologie a été mise en œuvre pour établir les signatures électriques en statique de composants défaillants de deux filières technologiques de MMICs GaAs. Ces tests ont été reproduits sur des composants avec et sans encapsulation par une résine époxyde chargée silice, déposée selon le procédé dam-and-fill. Ainsi, il a été possible de distinguer les défaillances liées à la dégradation intrinsèque des composants, de l’effet protecteur ou non de l’encapsulation plastique. En parallèle, le comportement d’échantillons de résines sous différentes ambiances de chaleur humide a été testé et une modélisation a été proposée pour prédire leur prise d’humidité. Concernant l’effet de l’encapsulation par dam-and-fill, les résultats obtenus ont été contradictoires et dépendant des lots de composants. Ces résultats sont à pondérer par la taille restreinte de l’échantillonnage des files de test. En effet, pour la technologie représentative de cette étude, la présence d’une encapsulation plastique, pour un premier lot de composants, a eu tendance d’une part, à ne pas éviter ni même retarder l’apparition de fuites électriques, et d’autre part à aggraver ces dégradations, au point de mener à des défaillances dans la majorité des cas. De plus, des doutes subsistent sur la qualité de ce lot, notamment celle de la passivation. Pour un second lot de composants testés de technologie identique, il a été observé une amélioration de la résistance à l’humidité des composants encapsulés, vis-à-vis des puces nues. L’analyse de défaillance des composants encapsulés est extrêmement difficile car il faut pouvoir accéder aux défauts à la surface, voire sous la surface, du composant protégé. Une solution alternative a donc été cherchée afin de contourner les problèmes posés par la présence du matériau d’encapsulation. La nouvelle approche proposée combine la thermographie infrarouge avec la méthode du point chaud, l’imagerie en optique et l’analyse aux rayons X. Le défaut est tout d’abord localisé par la face avant, malgré la présence de la résine d’encapsulation. Ensuite, la transparence du substrat GaAs aux infrarouges permet des observations par la face arrière du composant. Une méthodologie de préparation relativement simple et rapide a pu être proposée et sa faisabilité démontrée. / Microwave devices for satellite applications are encapsulated in hermetic packages as metal or ceramic housings. The strong improvement of organic materials, especially outgassing and ionic impurity characteristics, makes it possible to use them as non-hermetic packaging solutions for space environment. Plastic encapsulations open proven gain perspectives of miniaturization and cost. The validation of an encapsulation technology is based on the achievement of standard reliability tests, typically 1000 hours at 85°C and 85% of relative humidity. Such tests are applicable regardless of the mission storage profile, devices and packaging technology. Moreover, the conditions of these tests are not clearly defined, e.g. the application or not of a strong electric field to the component. Yet this single parameter becomes dominant when the conditions are met to allow corrosion mechanisms, e.g. by the presence of condensed water and ionic contamination. This thesis focused on understanding the failure mechanisms that can occur during accelerated aging tests in high temperature and high humidity environment. For this work, a methodology has been implemented to establish DC electrical signatures of two different AsGa MMIC technologies. These tests were replicated on components with and without encapsulation by a silica-filled epoxy resin, dispensed by the dam-and-fill process. Thus, it was possible to distinguish failures due to the intrinsic degradation of the components from the effective protection or not of the plastic encapsulation. In parallel, the behavior of resin samples under different moist and heat atmospheres has been tested and a modeling was proposed to predict their moisture uptake. Concerning the effect of the dam-and-fill encapsulation technology, the results were contradictory and dependent of components batch. These results are to balance by the relatively limited size of the sampling for each test series, with and without encapsulation. Indeed, for the representative technology of this work, the presence of dam&fill encapsulation on a first batch of components has tended on one hand not to avoid nor even to delay the appearance of electric leakage, and on the other hand to aggravate these damages in the point to lead to failures in most of cases. Furthermore, doubts remain on the quality of this batch, especially regarding the passivation. For a second batch of devices with the same technology, an improvement of the humidity resistance was observed for encapsulated devices, compared to bare devices. In the failure analysis process of encapsulated devices, it is not possible to access directly to the observation of a defect at its surface. We therefore sought an alternative to overcome the problems represented by the encapsulating materials. A new approach was proposed. It combined infrared thermography method in hot spot mode, X-ray imaging and optical observations. We first located the defect from the front side of the encapsulated device. Then, the transparency of the AsGa substrate allowed infrared observations by the back side of the component. A relatively rapid and simple methodology was proposed and its feasibility demonstrated.

Grâce au progrès de la médecine et à l’essor des technologies, l’espérance de vie ne cesse de progresser, cette augmentation s’accompagnant d’une apparition de besoins spécifiques pour les seniors. Sachant que huit français sur dix souhaitent continuer à vivre à domicile en cas de perte d’autonomie, équiper les seniors d’une solution de suivi de leur état de santé à distance pourrait le leur permettre et ce dans de bonnes conditions. Dans ce contexte, nous avons identifié trois verrous que nous avons cherché à lever au cours de cette thèse. Le premier concerne l’interopérabilité des capteurs de santé qui se trouve mise à mal par l’adoption massive des protocoles propriétaires par les fabricants. Pour y remédier, nous proposons une passerelle facilitant la communication avec les capteurs de santé, qu’ils soient médicaux ou de bien-être, en faisant abstraction des multitudes de protocoles de communication propriétaires et standards. Le deuxième obstacle concerne l’erreur de mesure due à la manipulation d’un capteur de santé par des personnes non initiées en absence d’un professionnel de santé. Nous illustrons cette problématique à travers l'exemple d'un tensiomètre de poignet pour lequel nous proposons une méthode permettant de guider l’utilisateur dans son bon positionnement en respectant les recommandations des fabricants grâce à l'apport d'une montre connectée. Le dernier challenge a trait à la question de la multimodalité et plus précisément à la contextualisation de la mesure. Il s'agit ici de la fusion de données provenant d’un ensemble d’objets connectés dans un système de télésuivi décliné sous l'angle de la prise de la tension artérielle dans l'objectif de placer l’usager en situation d'effectuer une mesure de tension conforme aux recommandations des sociétés savantes. L'expérimentation qui a été conduite a permis d’évaluer l’acceptabilité du système proposé. / Thanks to medical progress and new technologies, life expectancy is growing continuously leading to the emergence of specific needs for elderly. With eighty percent of French willing to keep living at home even with loss of autonomy, offering a remote health monitoring system would allow them to do so in good conditions. In this context, we identified three challenges. The first one concerns health sensors interoperability which is declining because of proprietary protocols largely adopted by manufacturers in their products. To deal with this issue, we propose a middleware that simplifies the communication with the multitude of protocols, proprietary and standard, to improve interoperability with both medical and wellness devices. The second challenge reports to reliability and more particularly to measurement errors due to device handling by the user in absence of clinician. We illustrate this point with a wrist blood pressure monitor and propose a method that guides the user in properly positioning the device thanks to a smartwatch. The last challenge relates to multimodality and more precisely to the measure contextualization. It consists of combining different types of data from a set of sensors in a health monitoring system to ensure that blood pressure is measured in compliance with learned societies recommendations. The experiment we have conducted allows to evaluate the users' acceptability of the proposed solution.

La réduction des dimensions des transistors a augmenté la sensibilité des circuits numériques aux variations PVT et, plus récemment, aux effets de vieillissement, notamment BTI et HCI. De larges marges de sécurité sont donc nécessaires pour assurer un fonctionnement correct du circuit, ce qui entraîne une perte d'énergie importante. Les solutions actuelles pour améliorer l'efficacité énergétique sont principalement basées sur des solutions de type «Adaptive Voltage and Frequency Scaling (AVFS)». Cependant, ce type de solution ne peut anticiper les variations avant qu'elles ne se produisent. Cette approche doit donc être amélioré pour traiter les problèmes de fiabilité liés au vieillissement. Cette thèse propose une nouvelle méthodologie pour générer des modèles simplifiés pour estimer la fréquence maximale du circuit Fmax. Un premier modèle est créé pour estimer le délai de propagation du (des) chemin(s) critique(s) en fonction des variations PVT. Les effets BTI et HCI sont ensuite modélisés via une modification des paramètres du premier modèle. Construit à partir des modèles au niveau transistor, le modèle de vieillissement obtenu prend en compte tous les facteurs qui influent sur le vieillissement, à savoir, la topologie des circuits, l'application, la tension et la température. La méthodologie proposée est validée sur deux architectures en technologie 28nm FD-SOI. Les modèles peuvent être alimentés par des moniteurs de température et de tension, ce qui permet une évaluation précise de l'évolution de Fmax. Toutefois, ces moniteurs sont sensibles au vieillissement. Aussi, une méthode de recalibrage pour compenser les effets du vieillissement a été développée pour un moniteur numérique de température et de tension. Des exemples d'applications en ligne sont donnés. Les modèles sont également utilisés pour simuler des circuits complexes sous des variations de vieillissement, par exemple un circuit multi-cœur et un système AVFS. Cela permet d'évaluer différentes stratégies concernant la performance, l'énergie et la fiabilité. / The continuous scaling of transistor dimensions has increased the sensitivity of digital circuits to PVT variations and, more recently, to aging effects such as BTI and HCI. Large voltage guard bands, corresponding to worst-case operation, are thus necessary and leads to a considerable energy loss. Current solutions to increase energy efficiency are mainly based on Adaptive Voltage and Frequency Scaling (AVFS). However, as a reactive solution, it cannot anticipate the variation before it occurs. It has, thus, to be improved for handling long-term reliability issues. This thesis proposes a new methodology to generate simplified but nevertheless accurate models to estimate the circuit maximum operating frequency Fmax. A first model is created for the modelling of the propagation delay of the critical path(s) as a function of PVT variations. Both BTI/HCI effects are then modelled as a shift in the parameters of the first model. Built on the top of device-level models, it takes into account all factors that impact global aging, namely, circuit topology, workload, voltage and temperature variations. The proposed modelling approach is evaluated on two architectures implemented in 28nm FD-SOI technology. The models can be fed by temperature and voltage monitors. This allows an accurate assessment of the circuit Fmax evolution during its operation. However, these monitors are prone to aging. Therefore, an aging-aware recalibration method has been developed for a particular V T monitor. Examples of on-line applications are given. Finally, the models are used to simulate complex circuits under aging variations such a multi-core circuit and an AVFS system. This allows the evaluation of different strategies regarding performance, energy and reliability.

Avec l’avancement technologique des circuits intégrés à travers la miniaturisation des tailles des transistors et leur multiplication au sein d’une même puce, l’intégration des circuits dans des systèmes embarqués complexes, principalement dans l’industrie aéronautique, spatiale et automobile, rencontre de plus en plus d’exigences en termes de respect des niveaux d’émission et d’immunité. De plus, étant donné que l’évolution des niveaux de Compatibilité Electromagnétique (CEM) des équipements électroniques doit respecter ces exigences à long terme, les marges définis par les industriels sont souvent surestimés et les systèmes de filtrages établis par les équipementiers peuvent être surdimensionnés. De ce fait, pour les circuits intégrés dédiés aux applications embarquées, il est nécessaire d’étudier les deux aspects qui concernent la modélisation CEM ainsi que la modélisation de la fiabilité. Ces dernières années, des standards ont été proposés et permettent la construction de modèles CEM prédictifs tel que ICEM-CE/RE (Integrated Circuit Emission Model for Conducted and Radiated Emission) et ICIM-CI (Integrated Circuit Immunity Model for Conducted Immunity). De plus, pour intégrer l’effet du vieillissement dans les modèles CEM, il faut étudier les principaux mécanismes de dégradation intrinsèques aux circuits intégrés qui accélèrent leur vieillissement tels que le HCI (Hot Carrier Injection), TDDB (Time Dependent Dielectric Breakdown), EM (Electromigration) et NBTI (Negative Bias Temperature Instability). Des modèles standardisés sont utilisés dans les différents domaines industriels qui permettent la construction de modèle de fiabilité tels que le standard MIL-HDBK-217 et le standard FIDES. Cependant, ils ne permettent de prendre en compte qu’un seul mécanisme de dégradation à la fois. Ce manuscrit de thèse introduit ces aspects de modélisation CEM et de fiabilité. Il traite également la construction d’un modèle d’émission conduite d’un FPGA avec la proposition de nouvelle méthodologie de modélisation. Ensuite, l’étude de la fiabilité du FPGA est décrite à travers l’utilisation d’un nouveau modèle permettant la prise en compte des différents mécanismes de dégradations et a été combiné au modèle CEM pour la prédiction des niveaux d’émissions conduite à long terme. / With the technological evolution of integrated circuits (ICs) through the transistors scaling, which leads to the multiplication of the number of transistors within a chip, the requirements in terms of emission and immunity levels become more restrictive in the aeronautic, space and automotive industries. Moreover, since the evolution of Electromagnetic Compatibility (EMC) levels of electronic equipment after aging must meet the EMC long-term requirements, the EMC margins defined by the manufacturers are often overestimated and the filtering systems designed by the equipment manufacturer could be oversized.Therefore, for the integrated circuits dedicated to embedded applications, it is necessary to study the different aspects of EMC modeling as well as the reliability the modeling. These last years, several standards have been proposed for the construction of predictive EMC models such as ICEM-CE/RE (Integrated Circuit Emission Model for Conducted and Radiated Emission) and ICIM-CI (Integrated Circuit Immunity Model for Conducted Immunity). On the other hand, to integrate the effect of aging in EMC models, it is important to study the main intrinsic degradation mechanisms that accelerate the aging of ICs, such as HCI (Hot Carrier Injection), TDDB (Time Dependent Dielectric Breakdown), EM (Electromigration) and NBTI (Negative Bias Temperature Instability). For this purpose, there are existing models for the reliability prediction, such as the MIL-HDBK-217 standard and the FIDES standard. However, these models could take into account only the activation of one degradation mechanism. The combination of several degradation mechanisms could be critical for the IC performances and could contribute in the evolution of EMC level.This thesis introduces the different aspects of EMC and reliability modeling. This work deals with the construction of a conducted emission model of an FPGA and the proposition of new modeling methodologies. Furthermore, the reliability of the tested FPGA is described using a new predictive model, which takes into account the activation of the different degradation mechanisms. The reliability model has been combined with the EMC model for the long-term conducted emission level prediction.

Cette thèse propose des définitions mathématiques des concepts de résilience et de vulnérabilité dans le cadre des systèmes dynamiques stochastiques contrôlés, et en particulier celui de la viabilité stochastique en temps discret. Elle s’appuie sur les travaux antérieurs définissant la résilience dans le cadre de la viabilité pour des dynamiques déterministes. Les définitions proposées font l’hypothèse qu’il est possible de distinguer des aléas usuels, inclus dans la dynamique, et des événements extrêmes ou surprenants dont on étudie spécifiquement l’impact. La viabilité stochastique et la fiabilité ne mettent en jeu que le premier type d’aléa, et s’intéressent à l’évaluation de la probabilité de sortir d’un sous-ensemble de l’espace d’état dans lequel les propriétés d’intérêt du système sont satisfaites. La viabilité stochastique apparaît ainsi comme une branche de la fiabilité. Un objet central en est le noyau de viabilité stochastique, qui regroupe les états contrôlables pour que leur probabilité de garder les propriétés sur un horizon temporel défini soit supérieure à un seuil donné. Nous proposons de définir la résilience comme la probabilité de revenir dans le noyau de viabilité stochastique après un événement extrême ou surprenant. Nous utilisons la programmation dynamique stochastique pour maximiser la probabilité d’être viable ainsi que pour optimiser la probabilité de résilience à un horizon temporel donné. Nous proposons de définir ensuite la vulnérabilité à partir d’une fonction de dommage définie sur toutes les trajectoires possibles du système. La distribution des trajectoires définit donc une distribution de probabilité des dommages et nous définissons la vulnérabilité comme une statistique sur cette distribution. Cette définition s’applique aux deux types d’aléas définis précédemment. D’une part, en considérant les aléas du premier type, nous définissons des ensembles tels que la vulnérabilité soit inférieure à un seuil, ce qui généralise la notion de noyau de viabilité stochastique. D’autre part, après un aléa du deuxième type, la vulnérabilité fournit des indicateurs qui aident à décrire les trajectoires de retour (en considérant que seul l’aléa de premier type intervient). Des indicateurs de vulnérabilité lié à un coût ou au franchissement d’un seuil peuvent être minimisés par la programmation dynamique stochastique. Nous illustrons les concepts et outils développés dans la thèse en les appliquant aux indicateurs pré-existants de fiabilité et de vulnérabilité, utilisés pour évaluer la performance d’un système d’approvisionnement en eau. En particulier, nous proposons un algorithme de programmation dynamique stochastique pour minimiser un critère qui combine des critères de coût et de sortie de l’ensemble de contraintes. Les concepts sont ensuite articulés pour décrire la performance d’un réservoir. / This thesis proposes mathematical definitions of the resilience and vulnerability concepts, in the framework of stochastic controlled dynamical system, and particularly that of discrete time stochastic viability theory. It relies on previous works defining resilience in the framework of deterministic viability theory. The proposed definitions stem from the hypothesis that it is possible to distinguish usual uncertainty, included in the dynamics, from extreme or surprising events. Stochastic viability and reliability only deal with the first kind of uncertainty, and both evaluate the probability of exiting a subset of the state space in which the system’s properties are verified. Stochastic viability thus appears to be a branch of reliability theory. One of its central objects is the stochastic viability kernel, which contains all the states that are controllable so their probability of keeping the properties over a given time horizon is greater than a threshold value. We propose to define resilience as the probability of getting back to the stochastic viability kernel after an extreme or surprising event. We use stochastic dynamic programming to maximize both the probability of being viable and the probability of resilience at a given time horizon. We propose to then define vulnerability from a harm function defined on every possible trajectory of the system. The trajectories’ probability distribution implies that of the harm values and we define vulnerability as a statistic over this latter distribution. This definition is applicable with both the aforementioned uncertainty sources. On one hand, considering usual uncertainty, we define sets such that vulnerability is below a threshold, which generalizes the notion of stochastic viability kernel. On the other hand, after an extreme or surprising event, vulnerability proposes indicators to describe recovery trajectories (assuming that only usual uncertainty comes into play then). Vulnerability indicators related to a cost or to the crossing of a threshold can be minimized thanks to stochastic dynamic programming. We illustrate the concepts and tools developed in the thesis through an application to preexisting indicators of reliability and vulnerability that are used to evaluate the performance of a water supply system. We focus on proposing a stochastic dynamic programming algorithm to minimize a criterion that combines criteria of cost and of exit from the constraint set. The concepts are then articulated to describe the performance of a reservoir.

La virtualisation de réseau permet de créer des réseaux logiques, dits virtuels sur un réseau physique partagé dit substrat. Pour ce faire, le problème d’allocation des ressources aux réseaux virtuels doit être résolu efficacement. Appelé VNE (Virtual Network Embedding), ce problème consiste à faire correspondre à chaque nœud virtuel un nœud substrat d’un côté, et de l’autre, à tout lien virtuel un ou plusieurs chemins substrat, de manière à optimiser un objectif tout en satisfaisant un ensemble de contraintes. Les ressources de calcul des nœuds et les ressources de bande passante des liens sont souvent optimisées dans un seul réseau substrat. Dans le contexte multi-domaine où la connaissance de l’information de routage est incomplète, l’optimisation des ressources de nœuds et de liens est difficile et souvent impossible à atteindre. Par ailleurs, pour assurer la continuité de service même après une panne, le VNE doit être réalisé de manière à faire face aux pannes. Dans cette thèse, nous étudions le problème d’allocation de ressources (VNE) sous diverses exigences. Pour offrir la virtualisation dans le contexte de réseau substrat multi-domaines, nous proposons une méthode de mappage conjoint des liens inter-domaines et intra-domaines. Avec une information réduite et limitées annoncées par les domaines, notre méthode est capable de mapper simultanément les liens intra-domaines et les liens inter-domaines afin d’optimiser les ressources. De plus, pour améliorer la robustesse des réseaux virtuels, nous proposons un algorithme d’évitement des pannes qui minimise la probabilité de panne des réseaux virtuels. Des solutions exactes et heuristiques sont proposées et détaillées pour des liens à bande passante infinie ou limitée. En outre, nous combinons l’algorithme d’évitement des pannes avec la protection pour proposer un VNE robuste et résistant aux pannes. Avec cette nouvelle approche, les liens protégeables puis les liens les moins vulnérables sont prioritairement sélectionnés pour le mappage des liens. Pour déterminer les liens protégeables, nous proposons une heuristique qui utilise l’algorithme du maxflow afin de vérifier etdedéterminerlesliensprotégeablesàl’étapedumappagedesliensprimaires. Encasd’insuffisance de ressources pour protéger tous les liens primaires, notre approche sélectionne les liens réduisant la probabilité de panne. / Network virtualization allows to create logical or virtual networks on top of a shared physical or substrate network. The resource allocation problem is an important issue in network virtualization. It corresponds to a well known problem called virtual network embedding (VNE). VNE consists in mapping each virtual node to one substrate node and each virtual link to one or several substrate paths in a way that the objective is optimized and the constraints verified. The objective often corresponds to the optimization of the node computational resources and link bandwidth whereas the constraints generally include geographic location of nodes, CPU, bandwidth, etc. In the multi-domain context where the knowledge of routing information is incomplete, the optimization of node and link resources are difficult and often impossible to achieve. Moreover, to ensure service continuity even upon failure, VNE should cope with failures by selecting the best and resilient mappings. Inthisthesis,westudytheVNEresourceallocationproblemunderdifferentrequirements. To embed a virtual network on multi-domain substrate network, we propose a joint peering and intra domain link mapping method. With reduced and limited information disclosed by the domains, our downsizing algorithm maps the intra domain and peering links in the same stage so that the resource utilization is optimized. To enhance the reliability of virtual networks, we propose a failure avoidance approach that minimizes the failure probability of virtual networks. Exact and heuristic solutions are proposed and detailed for the infinite and limited bandwidth link models. Moreover, we combine the failure avoidance with the failure protection in our novel protection-level-aware survivable VNE in order to improve the reliability. With this last approach, the protectable then the less vulnerable links are first selected for link mapping. To determine the protectable links, we propose a maxflow based heuristic that checks for the existence of backup paths during the primary mapping stage. In case of insufficient backup resources, the failure probability is reduced.

Pour réduire le coût des Circuits Intégrés (CIs), les entreprises de conception se tournent de plus en plus vers des fonderies basées dans des pays à faible coût de production (outsourcing). Cela a pour effet d’augmenter les menaces sur les circuits. En effet, pendant la fabrication,le CI peut être altéré avec l’insertion d’un circuit malicieux, appelé cheval de Troie Matériel (CTM). Ceci amène les vendeurs de CI à protéger leurs produits d’une potentielle insertion d’un CTM, mais également, d’en assurer l’authenticité après fabrication (pendant la phase de test).Cependant, les CTMs étant furtifs par nature, il est très difficile, voire impossible de les détecter avec les méthodes de test conventionnel, et encore moins avec des vecteurs de test aléatoires. C’est pourquoi nous proposons dans le cadre de cette thèse, des méthodes permettant de détecter et de prévenir l’insertion de CTM dans les CIs pendant leur fabrication.Ces méthodes utilisent des approches orientées test logique pour la détection de CTM aussi bien en phase de test (après fabrication du CI) qu’en fonctionnement normal (run-time).De plus, nous proposons des méthodes de prévention qui elles aussi s’appuient sur des principes de test logique pour rendre difficile, voire impossible l’insertion de CTM aussi bien au niveau netlist qu’au niveau layout. / In order to reduce the production costs of integrated circuits (ICs), outsourcing the fabrication process has become a major trend in the Integrated Circuits (ICs) industry. As an inevitable unwanted side effect, this outsourcing business model increases threats to hardware products. This process raises the issue of un-trusted foundries in which, circuit descriptions can be manipulated with the aim to possibly insert malicious circuitry or alterations, referred to as Hardware Trojan Horses (HTHs). This motivates semiconductor industries and researchers to study and investigate solutions for detecting during testing and prevent during fabrication, HTH insertion.However, considering the stealthy nature of HTs, it is quite impossible to detect them with conventional testing or even with random patterns. This motivates us to make some contributions in this thesis by proposing solutions to detect and prevent HTH after fabrication (during testing).The proposed methods help to detect HTH as well during testing as during normal mode(run-time), and they are logic testing based.Furthermore, we propose prevention methods, which are also logic testing based, in order tomake harder or quasi impossible the insertion of HTH both in netlist and layout levels.