University, Diss--Nürnberg, 2007. / Hergestellt on demand.

Univ, Diss.--Kiel., 2007.

Im Rahmen dieser Arbeit wurden elektronische Bauelemente wie Feldeffekttransistoren, elektronische Speicherelemente sowie resonante Tunneldioden hinsichtlich neuartiger Transporteigenschaften untersucht, die ihren Ursprung in der Miniaturisierung mit Ausdehnungen kleiner als charakteristische Streulängen haben. Die Motivation der vorliegenden Arbeit lag darin, die Physik nanoelektronischer Bauelemente durch einen neuen Computercode: NANOTCAD nicht nur qualitativ sondern auch quantitativ beschreiben zu können. Der besondere Schwerpunkt der Transportuntersuchungen lag im nicht-linearen Transportbereich für Vorwärtsspannungen, bei denen die Differenz der elektrochemischen Potentiale im aktiven Bereich der Bauelemente bei Weitem größer als die thermische Energie der Ladungsträger ist, da nur im nicht-linearen Transportbereich die für eine Anwendung elektronischer Bauelemente notwendige Gleichrichtung und Verstärkung auftreten kann. Hierzu war es notwendig, eine detaillierte Charakterisierung der Bauelemente durchzuführen, damit möglichst viele Parameter zur genauen Modellierung zur Verfügung standen. Als Ausgangsmaterial wurden modulationsdotierte GaAs/AlGaAs Heterostrukturen gewählt, da sie in hervorragender struktureller Güte mit Hilfe der Molekularstrahllithographie am Lehrstuhl für Technische Physik mit angegliedertem Mikrostrukturlabor hergestellt werden können. Im Rahmen dieser Arbeit wurde zunächst ein Verfahren zur Bestimmung der Oberflächenenergie entwickelt und durchgeführt, das darauf beruht, die Elektronendichte eines nahe der Oberfläche befindlichen Elektronengases in Abhängigkeit unterschiedlicher Oberflächenschichtdicken zu bestimmen. Es zeigte sich, dass die so bestimmte Oberflächenenergie, einen äußerst empfindlichen Parameter zur Beschreibung miniaturisierter Bauelemente darstellt. Um die miniaturisierte Bauelemente zu realisieren, kamen Herstellungsverfahren der Nanostrukturtechnik wie Elektronenstrahllithographie und diverse Ätztechniken zum Einsatz. Durch Elektronmikroskopie wurde die Geometrie der nanostrukturierten Bauelemente genau charakterisiert. Transportmessungen wurden durchgeführt, um die Eingangs- und Ausgangskennlinien zu bestimmen, wobei die Temperatur zwischen 1K und Raumtemperatur variiert wurde. Die temperaturabhängigen Analysen erlaubten es, die Rolle inelastischer Streuereignisse im Bereich des quasi-ballistischen Transports zu analysieren. Die Ergebnisse dieser Arbeit wurden dazu verwendet, um die NANOTCAD Simulationswerkzeuge soweit zu optimieren, dass quantitative Beschreibungen von stark miniaturisierten, elektronischen Bauelementen durch einen iterativen Lösungsalgorithmus der Schrödingergleichung und der Poissongleichung in drei Raumdimensionen möglich sind. Zu Beginn der Arbeit wurden auf der Basis von modulationsdotierten GaAs/AlGaAs Heterostrukturen eine Vielzahl von Quantenpunktkontakten, die durch Verarmung eines zweidimensionalen Elektronengases durch spitz zulaufende Elektrodenstrukturen realisiert wurden, untersucht. Variationen der Splitgate-Geometrien wurden statistisch erfasst und mit NanoTCADSimulationen verglichen. Es konnte ein hervorragende Übereinstimmung in der Schwellwertcharakteristik von Quantenpunktkontakten und Quantenpunkten gefunden werden, die auf der genauen Beschreibung der Oberflächenzustände und der Erfassung der realen Geometrie beruhen. Ausgehend von diesen Grundcharakterisierungen nanoelektronischer Bauelemente wurden 3 Klassen von Bauelementen auf der Basis des GaAs/AlGaAs Halbleitersystems detailliert analysiert. / In this thesis electronic devices such as field effect transistors, electronic memory devices and resonant tunnelling have been examined with regard to new transport characteristics that have their origin in the miniaturization with extensions smaller than characteristic lengths. The motivation for this thesis was to be able to describe the physics of nanoelectronic devices via a new computer code: NANOTCAD not only by quality but also by quantity. The special emphasis of the transport examinations was on the non-linear transport regime for bias voltages with which the difference of the electro-chemical potentials in the active section of the devices is by far bigger than the thermic energy of the charges, for only in the non-linear transport regime we find the rectification and intensification necessary for the application of electronic devices. To achieve this it was necessary to characterize the devices in detail to have as many parameters for exact modelling as possible. Modulation-doped GaAs/AlGaAs heterostructures were chosen as basic material, for they can be produced in excellent structural quality with the help of molecular beam lithography at the Technical Physics department with attached microstructure laboratory. In this thesis first a method to determine the surface potential was developed and put into operation, a method that is based on the determination of the electron density of an electron gas near the surface in dependence of differently thick surface layers.We can see that the surface energy determined that way is an extremely sensible parameter for the description of miniaturized devices. To realize the miniaturized devices processing techniques of the nanostructure technology such as electron beam lithography and different etching techniques were used.With the electron microscopy the geometry of the nano-structured devices was exactly characterized. Transport measurements had been made to determine the input- and output characteristics with a temperature varying between 1 Kelvin and room temperature. The temperature-dependent analysis allow to analyze the role of inelastic scattering events in the sector of quasi-ballistic transport. The results of this thesis had been used to optimize the NANOTCAD simulation tools in a way that quantitative descriptions of strongly miniaturized electronic devices via an iterative solution algorithm of the Schroedinger equation and the Poisson equation in three dimensions are possible. The thesis starts with an examination of many quantum dot contacts which had been realized by a depletion of an two-dimensional electron gas via tapered electrode structures. Variations of the split gate geometries had been registered statistically and then been compared to NANOTCAD simulations. An excellent accordance in the threshold characteristics of quantum dot contacts and quantum dots could be found which are based on the exact description of surface states and the registration of the real geometry that had been determined with the analysis of electron-microscopic recordings of the structures. From these basic characteristics of nanoelectronic devices three classes of devices on the basis of the GaAs/AlGaAs semiconductor systems had been analyzed in detail.

Flash memories are used as the main storage in many portable consumer electronic devices because they are more robust than hard drives. This document gives an overview of existing consumer flash memory technologies which are mostly removable flash memory cards. It discusses to which degree consumer flash devices are suitable for real-time systems and provides a detailed timing analysis of some consumer flash devices. Further, it describes methods to analyze mount times, access performance and timing predictability of flash memories. Important factors which influence access timings of flash memories are pointed out and different flash file systems are evaluated with regard to their suitability for real-time systems. Some remaining problems of existing flash file system implementations concerning real-time use are discussed.

Dresden, Techn. Univ., Diss., 2004.

Techn. University, Diss., 2004--Dresden.

Flash memories are used as the main storage in many portable consumer electronic devices because they are more robust than hard drives. This document gives an overview of existing consumer flash memory technologies which are mostly removable flash memory cards. It discusses to which degree consumer flash devices are suitable for real-time systems and provides a detailed timing analysis of some consumer flash devices. Further, it describes methods to analyze mount times, access performance and timing predictability of flash memories. Important factors which influence access timings of flash memories are pointed out and different flash file systems are evaluated with regard to their suitability for real-time systems. Some remaining problems of existing flash file system implementations concerning real-time use are discussed.

In Silizium-Nanokristall-Speichern werden im Gate-Oxid eines Feldeffekttransistors eingebettete Silizium Nanokristalle genutzt, um Elektronen lokal zu speichern. Die gespeicherte Ladung bestimmt dann den Zustand der Speicherzelle. Ein wichtiger Aspekt in der Technologie dieser Speicher ist die Erzeugung der Nanokristalle mit einerwohldefinierten Größenverteilung und einem bestimmten Konzentrationsprofil im Gate-Oxid. In der vorliegenden Arbeit wurde dazu ein sehr flexibler Ansatz untersucht: die thermische Ausheilung von SiO2/SiOx (x < 2) Stapelschichten. Es wurde ein Sputterverfahren entwickelt, das die Abscheidung von SiO2 und SiOx Schichten beliebiger Zusammensetzung erlaubt. Die Bildung der Nanokristalle wurde in Abhängigkeit vom Ausheilregime und der SiOx Zusammensetzung charakterisiert, wobei unter anderem Methoden wie Photolumineszenz, Infrarot-Absorption, spektroskopische Ellipsometrie und Elektronenmikroskopie eingesetzt wurden. Anhand von MOS-Kondensatoren wurden die elektrischen Eigenschaften derart hergestellter Speicherzellen untersucht. Die Funktionalität der durch Sputterverfahren hergestellten Nanokristall-Speicher wurde erfolgreich nachgewiesen. / In silicon nanocrystal memories, electronic charge is discretely stored in isolated silicon nanocrystals embedded in the gate oxide of a field effect transistor. The stored charge determines the state of the memory cell. One important aspect in the technology of silicon nanocrystal memories is the formation of nanocrystals near the SiO2-Si interface, since both, the size distribution and the depth profile of the area density of nanocrystals must be controlled. This work has focussed on the formation of gate oxide stacks with embedded nanocrystals using a very flexible approach: the thermal annealing of SiO2/SiOx (x < 2) stacks. A sputter deposition method allowing to deposit SiO2 and SiOx films of arbitrary composition has been developed and optimized. The formation of Si NC during thermal annealing of SiOX has been investigated experimentally as a function of SiOx composition and annealing regime using techniques such as photoluminescence, infrared absorption, spectral ellipsometry, and electron microscopy. To proof the concept, silicon nanocrystal memory capacitors have been prepared and characterized. The functionality of silicon nanocrystal memory devices based on sputtered gate oxide stacks has been successfully demonstrated.

In Silizium-Nanokristall-Speichern werden im Gate-Oxid eines Feldeffekttransistors eingebettete Silizium Nanokristalle genutzt, um Elektronen lokal zu speichern. Die gespeicherte Ladung bestimmt dann den Zustand der Speicherzelle. Ein wichtiger Aspekt in der Technologie dieser Speicher ist die Erzeugung der Nanokristalle mit einerwohldefinierten Größenverteilung und einem bestimmten Konzentrationsprofil im Gate-Oxid. In der vorliegenden Arbeit wurde dazu ein sehr flexibler Ansatz untersucht: die thermische Ausheilung von SiO2/SiOx (x < 2) Stapelschichten. Es wurde ein Sputterverfahren entwickelt, das die Abscheidung von SiO2 und SiOx Schichten beliebiger Zusammensetzung erlaubt. Die Bildung der Nanokristalle wurde in Abhängigkeit vom Ausheilregime und der SiOx Zusammensetzung charakterisiert, wobei unter anderem Methoden wie Photolumineszenz, Infrarot-Absorption, spektroskopische Ellipsometrie und Elektronenmikroskopie eingesetzt wurden. Anhand von MOS-Kondensatoren wurden die elektrischen Eigenschaften derart hergestellter Speicherzellen untersucht. Die Funktionalität der durch Sputterverfahren hergestellten Nanokristall-Speicher wurde erfolgreich nachgewiesen. / In silicon nanocrystal memories, electronic charge is discretely stored in isolated silicon nanocrystals embedded in the gate oxide of a field effect transistor. The stored charge determines the state of the memory cell. One important aspect in the technology of silicon nanocrystal memories is the formation of nanocrystals near the SiO2-Si interface, since both, the size distribution and the depth profile of the area density of nanocrystals must be controlled. This work has focussed on the formation of gate oxide stacks with embedded nanocrystals using a very flexible approach: the thermal annealing of SiO2/SiOx (x < 2) stacks. A sputter deposition method allowing to deposit SiO2 and SiOx films of arbitrary composition has been developed and optimized. The formation of Si NC during thermal annealing of SiOX has been investigated experimentally as a function of SiOx composition and annealing regime using techniques such as photoluminescence, infrared absorption, spectral ellipsometry, and electron microscopy. To proof the concept, silicon nanocrystal memory capacitors have been prepared and characterized. The functionality of silicon nanocrystal memory devices based on sputtered gate oxide stacks has been successfully demonstrated.

In dieser Arbeit werden Speichertransistoren mit Oxid-Nitrid-Oxid-Speicherschicht und lokaler Ladungsspeicherung untersucht, die zur nichtflüchtigen Speicherung von Informationen genutzt werden. Charakteristisch für diese Transistoren ist, dass an beiden Enden des Transistorkanals innerhalb der Isolationsschicht Informationen in Form von Ladungspaketen unabhängig und getrennt voneinander gespeichert werden. Für das Auslesen, Programmieren und Löschen der Speichertransistoren werden die physikalischen Hintergründe diskutiert und grundlegende Algorithmen zur Implementierung dieser Operationen auf einer typischen Speicherfeldarchitektur aufgezeigt. Für Standard-MOS-Transistoren wird ein Kurzkanal-Schwellspannungsmodell abgeleitet und analytisch gelöst. Anhand dieser Modellgleichung werden die bekannten Kurzkanaleffekte betrachtet. Weiterhin wird ein Modell zur Berechnung des Drainstroms von Kurzkanaltransistoren im Subthreshold-Arbeitsbereich abgeleitet und gezeigt, dass sich die Drain-Source-Leckströme bei Kurzkanaltransistoren vergrößern. Die Erweiterung des Schwellspannungsmodells für Standard-MOS-Transistoren auf den Fall der lokalen Ladungsspeicherung innerhalb der Isolationsschicht erlaubt die Ableitung eines Schwellspannungsmodells für Oxid-Nitrid-Oxid-Transistoren mit lokaler Ladungsspeicherung. Dieses Modell gestattet die qualitative und quantitative Diskussion der Erhöhung der Schwellspannung durch die lokale Injektion von Ladungsträgern beim Programmiervorgang. Weiterhin ist es mit diesem Modell möglich, die Trennung der an beiden Kanalenden des Transistors gespeicherten Informationen beim Auslesevorgang qualitativ zu erklären und diese Bittrennung in Abhängigkeit von der Drainspannung zu berechnen. Für Langkanalspeichertransistoren wird eine analytische Näherungslösung des Schwellspannungsmodells angegeben, während das Kurzkanalverhalten durch die numerische Lösung der Modellgleichung bestimmt werden kann. Für Langkanalspeichertransistoren wird ein Subthreshold-Modell zur Berechnung des Drainstroms abgeleitet. Dieses Modell zeigt, dass sich die Leckströme von programmierten Speichertransistoren im Vergleich zu Standard-MOS-Transistoren gleicher Schwellspannung vergrößern. Die Ursache dieses Effekts, die Verringerung der Subthreshold-Steigung von Transistoren im programmierten Zustand, wird analysiert. Für einige praktische Beispiele wird die Anwendung der hergeleiteten Modellgleichungen beim Entwurf von Flash-Speichern demonstriert. / In this work, memory transistors with an oxide-nitride-oxide trapping-layer and local charge storage, which are used for non-volatile information storage, are examined. Characteristic for these transistors is an independent and separated storage of information by charge packages, located at both sides of the transistor channel, in the insulation layer. The physical backgrounds for reading, programming and erasing the memory transistors are discussed, and basic algorithms are shown for implementing these operations on a typical memory array architecture. For standard MOS-transistors a short channel threshold model is derived and solved analytically. By using these model equations, the known short channel effects are considered. Further, a model for calculating the drain current of short channel transistors in the subthreshold operation region is derived. This model is used to show the increase of drain-source leakage currents in short channel transistors. By extending the standard MOS-transistor threshold voltage model for local charge storage in the insulation layers, the derivation of a threshold voltage model for oxide-nitride-oxide transistors with local charge storage is enabled. This model permits the quantitative and qualitative discussion of the increase in threshold voltage caused by local injection of charges during programming. Furthermore, with this model, the separation of the information, which are stored at both sides of the transistor channel, in the read-out operation is explained qualitatively, and the bit separation is calculated dependent on the drain voltage. For long channel memory transistors an analytical approximation of the threshold voltage model is given, whereas the short channel behaviour can be determined by solving the model equation numerically. For long channel memory transistors, a subthreshold model for calculating the drain current is derived. This model shows the increase in leakage current of programmed memory transistors in comparision to standard MOS-transistors. The root cause of this effect, the reduced subthreshold swing of transistors in the programmed state, is analysed. The application of the derived model equations for the development of flash memories is demonstrated with some practical examples.