Made available in DSpace on 2015-04-14T14:49:03Z (GMT). No. of bitstreams: 1 408109.pdf: 2444989 bytes, checksum: 8aac156bb8d26425eead423ae07e88d4 (MD5) Previous issue date: 2008-01-29 / As arquiteturas atuais para agentes adaptativos n?o apresentam uma preocupa??o expl?cita para com as exig?ncias da Web Sem?ntica. Essas exig?ncias se referem ao uso de linguagens para se expressar metainforma??o process?vel por m?quina. Al?m disso, essas arquiteturas n?o se mostram gen?ricas o suficiente para permitirem que componentes b?sicos, presentes na maioria dos processos adaptativos, sejam utilizados em diferentes dom?nios e resolu??es de problemas, conforme a necessidade de aplica??o de Sistemas Multiagentes. Quando se fala em arquitetura gen?rica, quer-se dizer que a mesma ? capaz de alterar o seu processo de adapta??o, e n?o somente a estrutura do agente. Quanto aos processos adaptativos, afirma-se serem todas as a??es necess?rias para se modificar a estrutura de um agente. Dado ao exposto, o presente trabalho visa apresentar o desenvolvimento de um framework que permita a adapta??o da estrutura e do comportamento de agentes de software na Web Sem?ntica, de acordo com o contexto composto por propriedades descritas, principalmente, por meio de ontologias. Adicionalmente, esse framework possibilita a abstra??o da arquitetura espec?fica utilizada na constru??o de um agente, sendo necess?rio apenas o acoplamento entre o agente e o framework de adapta??o.

Made available in DSpace on 2015-04-14T14:49:03Z (GMT). No. of bitstreams: 1 408676.pdf: 1863954 bytes, checksum: 7f026fbfa1bbb9480c40be1e092502f8 (MD5) Previous issue date: 2008-02-19 / Devido ? evolu??o das tecnologias submicr?nicas, hoje ? poss?vel o desenvolvimento de sistemas cada vez mais complexos dentro de um chip. Entretanto, esta evolu??o est? inviabilizando algumas pr?ticas de projeto tradicionais. O uso de comunica??o intrachip multiponto, exemplificada por arquiteturas de barramento, e o desenvolvimento de sistemas completamente s?ncronos s?o exemplos destas pr?ticas. Adicionalmente, a dissipa??o de pot?ncia est? se tornando uma das principais restri??es de projeto devido, por exemplo, ao aumento do uso e relev?ncia de produtos baseados em baterias como PDAs, telefones celulares e computadores port?teis. Uma alternativa para superar estas pr?ticas de projeto que est?o perdendo viabilidade ? a utiliza??o de redes de comunica??o intrachip que d?em suporte ao desenvolvimento de sistemas globalmente ass?ncronos e localmente s?ncronos (GALS). Este trabalho tem como principal alvo o desenvolvimento de suporte para o projeto utilizando o paradigma GALS em FPGAs. FPGAs foram selecionados como arquitetura alvo porque dispositivos comerciais atuais j? possuem parte da infra-estrutura para dar suporte a sistemas GALS, incluindo m?ltiplos dom?nios de rel?gio em um ?nico dispositivo. Tamb?m, FPGAs s?o dispositivos essenciais na etapa de verifica??o de projetos complexos que ser?o mais tarde sintetizados como circuitos integrados dedicados. Ao longo do trabalho, tr?s eixos de viabiliza??o de projeto GALS em FPGAs foram abordados, cada um gerando resultados pr?ticos. Primeiro, foi proposta e desenvolvida uma biblioteca de macro blocos para dar suporte ao projeto de dispositivos ass?ncronos em FPGAs de forma compacta e eficiente. Segundo, ap?s uma fase de compara??o de interfaces ass?ncronas sugeridas na literatura para FPGAs e ASICs, foi proposta e validada SCAFFI, uma fam?lia de interfaces ass?ncronas para comunica??o de m?dulos s?ncronos com rel?gios distintos. Terceiro, dois tipos de roteadores de redes intrachip com suporte para o projeto de sistemas GALS foram propostos e validados: Hermes GALS (Hermes-G) e Hermes GALS Low Power (Hermes-GLP). O roteador Hermes-GLP, al?m de dar suporte ao desenvolvimento de sistemas GALS, aproveita as caracter?sticas desse estilo de projeto para reduzir a dissipa??o de pot?ncia nos roteadores. Isto se d? atrav?s do emprego de mecanismos de chaveamento de freq??ncia internamente ao roteador. Alguns circuitos foram usados como estudos de caso para validar as duas primeiras estruturas propostas, exemplos sendo um n?cleo de criptografia RSA e multiplicadores combinacionais e pipeline. A contribui??o mais importante deste trabalho foi a gera??o de uma infra-estrutura b?sica para projeto de sistemas GALS em FPGAs.

Made available in DSpace on 2015-04-14T14:49:04Z (GMT). No. of bitstreams: 1 409723.pdf: 1712848 bytes, checksum: 000c7fa44ec53b2d15786685a9544bc3 (MD5) Previous issue date: 2009-01-16 / Na Geof?sica, a subdivis?o apropriada de uma regi?o em segmentos ? extremamente importante. O ICTM (Interval Categorizer Tesselation Model) ? uma aplica??o capaz de categorizar regi?es geogr?ficas utilizando informa??es extra?das de imagens de sat?lite. O processo de categoriza??o de grandes regi?es ? considerado um problema computacionalmente intensivo, o que justifica a proposta e desenvolvimento de solu??es paralelas com intuito de aumentar sua aplicabilidade. Recentes avan?os em arquiteturas multiprocessadas caminham em dire??o a arquiteturas do tipo NUMA (Non-uniform Memory Access), as quais combinam a efici?ncia e escalabilidade das m?quinas MPP (Massively Parallel Processing) com a facilidade de programa??o das m?quinas SMP (Symmetric Multiprocessors). Neste trabalho, ? apresentada a NUMA-ICTM: uma solu??o paralela do ICTM para m?quinas NUMA explorando estrat?gias de aloca??o de mem?ria. Primeiramente, o ICTM ? paralelizado utilizando-se somente OpenMP. Posteriormente, esta solu??o ? otimizada utilizando-se a interfade MAI (Memory Affinity Interface), a qual proporciona um melhor controle sobre a aloca??o de dados em mem?ria em m?quinas NUMA. Os resultados mostram que esta otimiza??o permite importantes ganhos de desempenho sobre a solu??o paralela que utiliza somente OpenMP

Made available in DSpace on 2015-04-14T14:49:04Z (GMT). No. of bitstreams: 1 410387.pdf: 1737512 bytes, checksum: be615bfd6c76a20642c89fd02bd4c48e (MD5) Previous issue date: 2009-01-08 / Com a expans?o dos sistemas computacionais e com a populariza??o dos servi?os providos pela Internet, ? crescente a preocupa??o dos engenheiros de software com a seguran?a dos sistemas que desenvolvem. O volume de informa??es confidenciais que trafega pela Internet ? cada vez maior, tornando essencial a avalia??o de seguran?a destes sistemas antes de entreg?-los a seus usu?rios. Entretanto, o tempo que dedicam em seus projetos ? realiza??o de testes para avaliar este aspecto ? pequeno, fazendo com que softwares inseguros sejam liberados no mercado. Verificar o n?vel de seguran?a de um software n?o ? trivial. ? preciso considerar este aspecto desde a fase de projeto do sistema, quando o modelo ainda est? sendo elaborado. Uma limita??o ? a defici?ncia existente na ?rea de seguran?a, seja em rela??o aos modelos, que prov?em poucas estruturas para representar este aspecto, ou ? pouca quantidade de ferramentas, documentos e checklists explicando como conduzir a execu??o de testes de seguran?a. Neste contexto, vem se tornando popular uma t?cnica conhecida como teste baseado em modelos. Nesta, os testes a serem realizados s?o definidos automaticamente a partir do modelo da aplica??o, de acordo com os aspectos desejados. Diversos trabalhos prop?em modelos para especificar os mais variados requisitos, como funcionais e de desempenho, mas poucos se dedicam a definir uma forma de descrever aspectos de seguran?a. Sendo assim, este trabalho prop?e alguns estere?tipos UML para especificar situa??es que podem comprometer a seguran?a de um software, al?m de um algoritmo que analisa estes e gera, automaticamente, casos de teste a partir do modelo. Desta forma, ? poss?vel assinalar, atrav?s da inser??o de estere?tipos no modelo, partes do sistema que podem conter vulnerabilidades, e, posteriormente, executar os casos gerados para verificar a ocorr?ncia destas no software final. A elabora??o deste trabalho tem dois objetivos principais: auxiliar durante a fase de implementa??o do software, prevendo situa??es que possam comprometer sua seguran?a e orientando os desenvolvedores, e permitir a gera??o automatizada de casos de teste de seguran?a a partir das informa??es inseridas.

Made available in DSpace on 2015-04-14T14:49:04Z (GMT). No. of bitstreams: 1 410619.pdf: 1093376 bytes, checksum: 9f3a254816e018c7ea18576bcafe59c0 (MD5) Previous issue date: 2008-12-12 / A Web Sem?ntica prov? acesso a informa??es distribu?das e heterog?neas, permitindo aos softwares a media??o entre as necessidades dos usu?rios e as fontes de informa??es dispon?veis. Os agentes de software s?o uma das tecnologias mais promissoras para o desenvolvimento da Web Sem?ntica. Entretanto, as tecnologias baseadas em agentes n?o ser?o difundidas a menos que existam infra-estruturas adequadas para o desenvolvimento de sistemas multiagentes (SMAs). Tornar agentes de software uma abstra??o pr?tica, capaz de lidar com ontologias e de ser integrado com as ferramentas Web existentes s?o desafios ainda existentes. Este trabalho prop?e uma arquitetura para ser integrada a navegadores e a servidores Web para permitir a cria??o de dom?nios sem?nticos onde os agentes de software vivem, estendendo a Web, sem interferir na sua estrutura atual. Estes dom?nios alteram o atual paradigma request-response utilizado na Web para um paradigma h?brido requestresponse / peer-to-peer. Os agentes vivendo nas m?quinas cliente em dom?nios sem?nticos associados a navegadores Web ser?o capazes de comunicar-se com outros agentes em outros dom?nios e processarem conte?dos anotados semanticamente em p?ginas Web

Made available in DSpace on 2015-04-14T14:49:05Z (GMT). No. of bitstreams: 1 385483.pdf: 2471627 bytes, checksum: 6a2f88757540ea12d03ab54d46886186 (MD5) Previous issue date: 2006-01-11 / Atualmente a ?rea de teste de software tem se tornado fundamental para garantia da qualidade dos produtos desenvolvidos. Dentro do processo de teste, o teste unit?rio ? realizado na menor parte funcional de um software e visa descobrir defeitos nestas unidades. JUnit ? uma ferramenta de apoio ao teste unit?rio, a qual auxilia desenvolvedores na automa??o dos testes e verifica??o dos resultados. Por?m, muito tempo, custo e esfor?o ainda s?o gastos para codificar os drivers e os stubs de teste necess?rios a esta ferramenta, o que muitas vezes inviabiliza o seu uso. Outro problema encontrado no processo de teste unit?rio ? a necessidade de especifica??o dos casos de teste em uma linguagem de mais alto n?vel, que seja independente de linguagem de programa??o. O Perfil de Teste da UML 2.0 (U2TP) resolve este problema, pois permite representar e documentar todos artefatos utilizados no processo de teste. Esta disserta??o de mestrado tem por objetivo a gera??o totalmente automatizada de drivers e stubs de teste para ferramenta JUnit a partir de especifica??es de testes modeladas com a U2TP. Um estudo de caso mostrou que os algoritmos propostos geraram corretamente todo c?digo de teste para todos elementos explorados neste trabalho. O estudo de caso teve como principais objetivos a valida??o correta do c?digo gerado, bem como uma an?lise quantitativa em rela??o ao tempo envolvido e n?mero de linhas de c?digo geradas.

Made available in DSpace on 2015-04-14T14:49:05Z (GMT). No. of bitstreams: 1 411702.pdf: 1801479 bytes, checksum: 77884f26b3b3891c3df19805dedffc5e (MD5) Previous issue date: 2009-01-12 / No passado, as maiores preocupa??es de um projetista VLSI compreendiam ?rea de sil?cio, desempenho, custo e confiabilidade. A dissipa??o de pot?ncia e a energia consumida pelo circuito ocupavam uma posi??o secund?ria no projeto do mesmo. A computa??o m?vel mudou este cen?rio, trazendo a dissipa??o de pot?ncia e o consumo de energia de um circuito como preocupa??es prim?rias, visando principalmente aumentar a vida ?til das baterias do dispositivo. A primeira medida para reduzir a pot?ncia do circuito ? agregar diversas fun??es, que antes estariam em circuitos independentes, em um mesmo circuito, criando o conceito de SoC. Devido ao n?mero de fun??es integradas nos SoCs modernos, as redes intra-chip (NoCs) est?o sendo mais utilizadas devido a sua escalabilidade e paralelismo de comunica??o. Os modelos atuais de estimativa da dissipa??o de pot?ncia nas NoCs utilizam como principal m?trica o volume de dados transmitidos na rede. Este trabalho prop?e um modelo para estimativa da dissipa??o de pot?ncia em uma rede intra-chip mais preciso, baseado nas taxas de recep??o nos buffers de cada roteador da rede durante a transmiss?o do tr?fego avaliado. Resultados mostram um erro de no m?ximo 10% em compara??o com uma ferramenta comercial de estimativa de dissipa??o de pot?ncia, reduzindo o tempo de estimativa. Comparando o modelo proposto com modelos baseados em volume de dados, podemos verificar a imprecis?o dos modelos de volume, mesmo que estes apresentem tempo de resposta melhores. O modelo proposto foi integrado ao framework ATLAS, permitindo que os projetistas avaliem a pot?ncia dissipada para as NoCs e tr?fegos gerados neste framework. Al?m disto, este trabalho apresenta a avalia??o da dissipa??o de pot?ncia da NoC Hermes, avaliando a aplica??o de t?cnicas de redu??o de pot?ncia em circuitos CMOS sobre a rede.

Made available in DSpace on 2015-04-14T14:49:06Z (GMT). No. of bitstreams: 1 412371.pdf: 1987061 bytes, checksum: d365ca0a7a380c98bc88e9ecf3a221d1 (MD5) Previous issue date: 2008-12-23 / Com a evolu??o das metodologias de desenvolvimento de software, novos desafios v?o surgindo junto com este avan?o. Um dos desafios fica a cargo de como garantir a qualidade do software desenvolvido. Diversos pesquisadores desenvolvem continuamente diversas abordagens de teste de software para acompanhar esta evolu??o. Uma das abordagens que visa prover o aumento da qualidade ? atrav?s de testes de software baseados em modelos. Existem diversas formas de realiza??o de testes de software baseados em modelos, garantindo um amplo leque de possibilidades. Uma forma de integrar estas possibilidades ? atrav?s da aplica??o dos conceitos de linha de produtos de software. Este trabalho prop?e a realiza??o de uma arquitetura de linha de produtos de software para integrar as diferentes t?cnicas de testes baseados em modelos

Made available in DSpace on 2015-04-14T14:49:07Z (GMT). No. of bitstreams: 1 412508.pdf: 4733335 bytes, checksum: f07a3f9bfca2f151b2cf946944953197 (MD5) Previous issue date: 2009-03-11 / Sistemas embarcados, em muitos casos, utilizam mais de um processador formando arquiteturas multiprocessadas homog?neas ou heterog?neas. Sistemas multiprocessados que sejam implementados em um ?nico chip s?o denominados de MPSoC s. Assim como em sistemas multiprocessados de prop?sito geral, a utiliza??o de t?cnicas de balanceamento de carga tamb?m pode trazer benef?cio no ?mbito dos sistemas embarcados multiprocessados, uma vez que ajudam a distribuir de forma equilibrada as tarefas do sistema entre os diversos elementos de processamento existentes. Essa distribui??o justa ? um aspecto chave uma vez que pontos sobrecarregados devem ser evitados por apresentar, em geral, as maiores temperaturas do chip. Pontos superaquecidos de um chip podem ter mecanismos de falha acelerados e, por esse motivo, devem ser evitados. Al?m disso, t?cnicas din?micas de balanceamento de carga t?m a possibilidade de lidar com a dinamicidade dos sistemas embarcados atuais, tais como equipamentos multim?dia, onde o pr?prio usu?rio pode acrescentar tarefas ao sistema. Assim, este trabalho tem como objetivo propor um modelo de balanceamento de carga que utilize a t?cnica de migra??o de tarefas em um MPSoC que contemple, tamb?m, tarefas de tempo real. O modelo proposto utiliza gerenciadores locais e um gerenciador global e foi implementado sobre uma plataforma MPSoC real onde teve seu funcionamento validado, verificando-se uma diminui??o na perda de deadlines bem como um equil?brio maior do sistema ao longo de seu tempo de vida.

Made available in DSpace on 2015-04-14T14:49:07Z (GMT). No. of bitstreams: 1 403014.pdf: 1442012 bytes, checksum: 5c452e448ac645ff8803369f1459add6 (MD5) Previous issue date: 2007-01-05 / Para v?rias ?reas de aplica??o, a constru??o semi-autom?tica ou autom?tica de ontologias seria extremamente ?til. Abordagens semi-autom?ticas para a extra??o de ontologias a partir de textos t?m sido propostas na literatura, as quais sugerem a extra??o de conhecimento encontrado nos textos de um dom?nio, com o apoio de t?cnicas de processamento da l?ngua natural. Este trabalho prop?e uma abordagem para suportar algumas fases do processo de aquisi??o de estruturas ontol?gicas, mais especificamente as fases de extra??o de conceitos e rela??es taxon?micas, de modo a semi-automatizar os passos da constru??o de ontologias a partir de textos na l?ngua portuguesa do Brasil. O resultado obtido serve como ponto de partida ao engenheiro de ontologia. Para avalia??o da abordagem proposta, foi desenvolvido um prot?tipo que incorpora mecanismos de importa??o de corpus, identifica??o de termos relevantes, identifica??o de rela??es taxon?micas entre esses termos e gera??o da estrutura ontol?gica em OWL. Este prot?tipo foi utilizado num estudo de caso sobre o dom?nio do Turismo, possibilitando a avalia??o com rela??o a diferentes aspectos do processo de aquisi??o de conceitos e rela??es.