Submitted by Setor de Tratamento da Informa??o - BC/PUCRS (tede2@pucrs.br) on 2016-04-19T18:32:43Z No. of bitstreams: 1 DIS_MATHEUS_GIBILUKA_COMPLETO.pdf: 3498426 bytes, checksum: 534aec97d6aa9dfc7b535a7f65087ae1 (MD5) / Made available in DSpace on 2016-04-19T18:32:43Z (GMT). No. of bitstreams: 1 DIS_MATHEUS_GIBILUKA_COMPLETO.pdf: 3498426 bytes, checksum: 534aec97d6aa9dfc7b535a7f65087ae1 (MD5) Previous issue date: 2016-03-04 / Although the advancement of semiconductor technology enable the fabrication of devices with increasingly reduced propagation delay, potentially leading to higher operating frequencies, manufacturing process variability grows very aggressively in modern processes. To cope with growing variability phenomena, significant delay margins need to be added to clock signal?s periods, to ensure timing closure, which limits performance gains and constrains power efficiency. Among the several techniques that have been explored in the last decades to address these problems, three are quite relevant and promising either in isolation or combined: voltage scaling, asynchronous circuits and resilient architectures. This work investigates how voltage scaling affects circuit path delays, and produces three sets of original contributions. The first set establishes a technique to ensure that circuits synthesized with a reduced library achieve results comparable to the full library, while keeping functionality at low supply voltages. The second set of contributions composes a method to extend the voltage corners supported by standard cell libraries. This takes place through new library characterization techniques. The third set of contributions provides insights on the effects of voltage scaling in the design of resilient circuits. This analysis evaluates supply voltages in super- and sub-threshold levels. / Embora o avan?o da tecnologia de semicondutores permita a fabrica??o de dispositivos com atrasos de propaga??o reduzidos, potencialmente habilitando o aumento da frequ?ncia de opera??o, as varia??es em processos de fabrica??o modernos crescem de forma muito agressiva. Para lidar com este problema, significativas margens de atraso devem ser adicionadas ao per?odo de sinais de rel?gio, limitando os ganhos em desempenho e a efici?ncia energ?tica do circuito. Entre as diversas t?cnicas exploradas nas ?ltimas d?cadas para amenizar esta dificuldade, tr?s se destacam como relevantes e promissoras, isoladas ou combinadas: a redu??o da tens?o de alimenta??o, o uso de projeto ass?ncrono e arquiteturas resilientes. Este trabalho investiga como a redu??o de tens?o de alimenta??o afeta os atrasos de caminhos em circuitos digitais, e produz tr?s contribui??es originais. A primeira ? a defini??o uma t?cnica para garantir que circuitos sintetizados com um conjunto reduzido de c?lulas atinjam resultados comparaveis aos da biblioteca completa, mantendo a sua funcionalidade mesmo quando alimentados por tens?es reduzidas. A segunda ? a composi??o de um m?todo para estender o suporte a n?veis de tens?o de alimenta??o para bibliotecas de c?lulas padr?o providas por fabicantes de CIs, atrav?s de novas t?cnicas de caracteriza??o de bibliotecas. A terceira ? a an?lise dos efeitos do escalamento de tens?o no projeto de circuitos resilientes, considerando tens?es de alimenta??o superiores e inferiores ? tens?o de limiar dos transistores.

Submitted by Setor de Tratamento da Informa??o - BC/PUCRS (tede2@pucrs.br) on 2016-05-03T16:38:28Z No. of bitstreams: 1 DIS_DOUGLAS_ROBERTO_GUARANI_DA_SILVA_COMPLETO.pdf: 3535458 bytes, checksum: a287a27f46a74cc898a15dccbe61ef44 (MD5) / Made available in DSpace on 2016-05-03T16:38:28Z (GMT). No. of bitstreams: 1 DIS_DOUGLAS_ROBERTO_GUARANI_DA_SILVA_COMPLETO.pdf: 3535458 bytes, checksum: a287a27f46a74cc898a15dccbe61ef44 (MD5) Previous issue date: 2016-03-03 / Conselho Nacional de Pesquisa e Desenvolvimento Cient?fico e Tecnol?gico - CNPq / Embedded systems adopt NoC-based MPSoCs since a large number of processing elements (PEs) enables the simultaneous execution of several applications, where some of these applications require real-time (RT) constraints. PEs communicate using messages in distributed memory MPSoCs. These messages can be classified as application messages, being the data generated by the applications, and management messages, used to ensure the correct operation of the platform. As the communication has a large impact on the application performance, an important concern in the design of MPSoCs is to improve the performance of the applications? communication, particularly for RT applications. Two possible methods to optimize the communication performance includes: (i) prioritize the RT application messages over the messages generated by best-effort (BE) applications; (ii) isolate the application messages from the management messages, considering that complex MPSoCs require a large number of management services to meet the performance constraints. The NoC literature contains several works that differentiate traffic classes, proposing the isolation of these traffic classes by the use of multiple physical (MP) NoCs, reducing interferences among the flows belonging to different classes. The main goal of this work is to propose and to evaluate MP NoCs, with one network dedicated to the application messages and a second network for the management messages (MNoC). Based on the evaluation of the impact of the management traffic in the overall NoC communication, two different versions of M-NoCs are implemented and evaluated. Another important consideration for RT applications is to ensure that these applications meet their deadlines. The execution of these applications must have higher priority over the BE applications by dedicating more processing resources using a specialized RT scheduler. This work presents and evaluates an MPSoC platform capable of supporting both communication and computation QoS, being extensible for a large number of management services by to the use of MP NoCs. Results show that M-NoCs may be customized to have a small area overhead. The adoption of M-NoCs improves the communication performance, latency and jitter, even when the network used in the platform has QoS mechanisms (e.g. priority flows and circuit switching), by isolating the management traffic from the application traffic. / Sistemas embarcados adotam MPSoCs baseados em NoCs visto que um n?mero grande de elementos de processamento (PEs) permitem a execu??o simult?nea de v?rias aplica??es, onde algumas dessas aplica??es necessitam de restri??es de tempo real (RT). PEs comunicam-se utilizando troca de mensagens em MPSoCs com mem?ria distribu?da. Essas mensagens podem ser classificadas como mensagens de aplica??o, sendo os dados gerados pelas aplica??es, e mensagens de ger?ncia, utilizadas para garantir a opera??o correta da plataforma. Visto que a comunica??o possui um forte impacto no desempenho da aplica??o, uma preocupa??o importante no projeto de MPSoCs ? de melhorar o desempenho da comunica??o das aplica??es, especialmente para aplica??es RT. Dois m?todos poss?veis para otimizar o desempenho de comunica??o incluem: (i) priorizar as mensagens das aplica??es de RT sobre as mensagens geradas por aplica??es de melhor esfor?o (do ingl?s, best effort, BE); (ii) isolar as mensagens de aplica??es das mensagens de ger?ncia, considerando que MPSoCs complexos necessitam de um grande n?mero de servi?os de ger?ncia para satisfazer os requisitos de desempenho. Na literatura sobre NoCs h? v?rios trabalhos que diferenciam classes de tr?fego, propondo o isolamento dessas classes de tr?fego pela utiliza??o de m?ltiplas NoCs f?sicas (do ingl?s, multiple physical NoCs, MP NoCs), reduzindo interfer?ncias entre fluxos pertencentes a classes diferentes. O principal objetivo deste trabalho ? propor e avaliar MP NoCs, onde uma rede ? dedicada para mensagens de aplica??o e uma segunda rede ? utilizada para mensagens de ger?ncia (M-NoC). Baseado na avalia??o do impacto do tr?fego de ger?ncia na comunica??o da NoC, duas vers?es da M-NoC s?o implementadas e avaliadas. Outra considera??o importante para aplica??es RT ? garantir que os deadlines dessas aplica??es sejam satisfeitos. A execu??o dessas aplica??es deve ser priorizada sobre as aplica??es BE atrav?s do fornecimento de mais recursos de processamento utilizando um escalonador RT especializado. Esse trabalho apresenta e avalia uma plataforma MPSoC capaz de suportar QoS de comunica??o e de computa??o, sendo extens?vel para um n?mero grande de servi?os de ger?ncia pelo uso de MP NoCs. Resultados mostram que as M-NoCs podem ser personalizadas para terem um pequeno impacto de ?rea. A utiliza??o de M-NoCs melhora o desempenho de comunica??o, lat?ncia e jitter, mesmo considerando que a plataforma j? possui mecanismos de QoS (como fluxos priorit?rios e chaveamento de circuitos), pelo isolamento do tr?fego de ger?ncia do tr?fego de aplica??o.

Made available in DSpace on 2015-04-14T13:21:27Z (GMT). No. of bitstreams: 1 380717.pdf: 528270 bytes, checksum: 1ccb1177a3fc4010484a3a46f50d8255 (MD5) Previous issue date: 2006-03-30 / Foram elaborados tr?s artigos para a composi??o da disserta??o de mestrado. No primeiro, foi realizada uma revis?o da literatura sobre o decl?nio cognitivo na terceira idade e a sua rela??o com aprendizagem, enfocando a sua rela??o com a metacogni??o. Neste artigo abordaram-se aspectos envolvidos na aprendizagem de inform?tica por idosos. Para tanto, destacou-se o que a literatura nos traz em refer?ncia ao decl?nio cognitivo do idoso, ? metacogni??o e ?s experi?ncias de ensino na terceira idade j? realizadas, contemplando programas de ensino em inform?tica desta natureza. O segundo artigo se prop?s a realizar um estudo de casos m?ltiplos realizado com quatro idosas residentes no munic?pio de Cascavel, Paran?, onde durante quatro meses participaram de um curso para adquirirem habilidades espec?ficas do uso do computador especificamente a utiliza??o da Internet. O objetivo deste estudo foi investigar a influ?ncia do decl?nio cognitivo, da depress?o e de caracter?sticas s?cio-econ?micas no desempenho das participantes nas atividades com o computador. Observou-se tamb?m, ao longo do curso, as estrat?gias metacognitivas utilizadas no processo de aprendizagem das idosas. O terceiro artigo trata-se de um estudo transversal, quase-experimental, que investigou a rela??o entre o decl?nio cognitivo, a depress?o e caracter?sticas como escolaridade, idade, uso de medicamentos, sa?de e o desempenho na aprendizagem do uso da internet. Participaram 30 idosos com idades entre 60 e 75 anos residentes no munic?pio de Cascavel, Paran?. Foram avaliados em aspectos voltados ? cogni??o, depress?o e intelig?ncia, bem como foram levantados dados s?cio-demogr?ficos para serem relacionados ao desempenho final de cada participante em fun??o das habilidades adquiridas no uso do computador. Os 30 participantes estavam divididos em dois subgrupos segundo o curso que participaram. Um grupo maior com 24 idosos participava de um curso regular oferecido pelo programa assistencial da Funda??o Assis Gurgacz, enquanto que o grupo menor de seis idosos foi organizado pelo pesquisador e pela Comiss?o de Orienta??o em Pesquisa e Extens?o da Faculdade Assis Gurgacz com a finalidade de acompanhar o processo de aprendizagem dos participantes. Os resultados mostraram que nenhuma das vari?veis independentes estudadas mostrava-se associada ao desempenho na aprendizagem das habilidades em inform?tica, o que nos permite supor que neste n?vel de aprendizagem n?o existiriam impedimentos nem cognitivos, nem de escolaridade para que os idosos aprendam a lidar num n?vel b?sico com uma ferramenta que os conecte com a sociedade, amigos e lhe ofere?a informa??es e entretenimento.

Submitted by Setor de Tratamento da Informa??o - BC/PUCRS (tede2@pucrs.br) on 2016-06-06T18:15:50Z No. of bitstreams: 1 DIS_CIRO_GOULART_DOS_SANTOS_COMPLETO.pdf: 2021210 bytes, checksum: f6e1e6281df46d1447ae3a3040ddeb36 (MD5) / Made available in DSpace on 2016-06-06T18:15:50Z (GMT). No. of bitstreams: 1 DIS_CIRO_GOULART_DOS_SANTOS_COMPLETO.pdf: 2021210 bytes, checksum: f6e1e6281df46d1447ae3a3040ddeb36 (MD5) Previous issue date: 2016-03-17 / In a world of limited resources where prioritization and trade-offs are constantly needed it?s inevitable that the software development process is somehow impacted, thus increasing costs over time, phenomenon which Ward Cunningham called ?technical debt? as a metaphor to financial debt. Cunningham states, "Shipping first time code is like going into debt. A little debt speeds development so long as it is paid back promptly with a rewrite?. The goal of this dissertation is to deepen and understand the limits of this metaphor as well as to propose a way to integrate the technical debt management into a software development project. For such, we have used both secondary (literature review) and primary (field study) research methods. This research contributes in a way that it proposes a preliminary approach to technical debt management in software development projects that use Scrum. / Em um mundo de recursos finitos onde prioriza??o e escolhas s?o constantemente necess?rias, ? inevit?vel que de alguma maneira o processo de desenvolvimento de software seja comprometido gerando custos ao longo do tempo, fen?meno que Ward Cunningham chamou de ?d?vida t?cnica? em alus?o ? d?vida financeira. Cunningham afirma que ?entregar c?digo imaturo ? como entrar em d?vida. Um pouco de d?vida agiliza o desenvolvimento contanto que ela seja paga de volta prontamente com reescrita?. Esta pesquisa de mestrado tem como objetivo aprofundar e entender os limites dessa met?fora bem como propor uma forma de integrar o gerenciamento dessa d?vida em um projeto de desenvolvimento de software. Para tanto, conduziu- se um estudo utilizando m?todos secund?rios (revis?o de literatura) e prim?rios (estudo de campo) de pesquisa. O estudo contribui no sentido de propor uma abordagem preliminar para gerenciamento da d?vida t?cnica em projetos de desenvolvimento de software que utilizam Scrum.

Submitted by Setor de Tratamento da Informa??o - BC/PUCRS (tede2@pucrs.br) on 2016-06-22T19:44:58Z No. of bitstreams: 1 DIS_DANIEL_COUTO_ADORNES_COMPLETO.pdf: 1894086 bytes, checksum: f87c59fa92f43ed62efaafd9c724ed8d (MD5) / Made available in DSpace on 2016-06-22T19:44:58Z (GMT). No. of bitstreams: 1 DIS_DANIEL_COUTO_ADORNES_COMPLETO.pdf: 1894086 bytes, checksum: f87c59fa92f43ed62efaafd9c724ed8d (MD5) Previous issue date: 2015-03-31 / Coordena??o de Aperfei?oamento de Pessoal de N?vel Superior - CAPES / In order to improve performance, simplicity and scalability of large datasets processing, Google proposed the MapReduce parallel pattern. This pattern has been implemented in several ways for different architectural levels, achieving significant results for high performance computing. However, developing optimized code with those solutions requires specialized knowledge in each framework?s interface and programming language. Recently, the DSL-POPP was proposed as a framework with a high-level language for patternsoriented parallel programming, aimed at abstracting complexities of parallel and distributed code. Inspired on DSL-POPP, this work proposes the implementation of a unified MapReduce programming interface with rules for code transformation to optimized solutions for shared-memory multi-core and distributed architectures. The evaluation demonstrates that the proposed interface is able to avoid performance losses, while also achieving a code and a development cost reduction from 41.84% to 96.48%. Moreover, the construction of the code generator, the compatibility with other MapReduce solutions and the extension of DSL-POPP with the MapReduce pattern are proposed as future work. / Visando melhoria de performance, simplicidade e escalabilidade no processamento de dados amplos, o Google prop?s o padr?o paralelo MapReduce. Este padr?o tem sido implementado de variadas formas para diferentes n?veis de arquitetura, alcan?ando resultados significativos com respeito a computa??o de alto desempenho. No entanto, desenvolver c?digo otimizado com tais solu??es requer conhecimento especializado na interface e na linguagem de programa??o de cada solu??o. Recentemente, a DSL-POPP foi proposta como uma solu??o de linguagem de programa??o de alto n?vel para programa??o paralela orientada a padr?es, visando abstrair as complexidades envolvidas em programa??o paralela e distribu?da. Inspirado na DSL-POPP, este trabalho prop?e a implementa??o de uma interface unificada de programa??o MapReduce com regras para transforma??o de c?digo para solu??es otimizadas para arquiteturas multi-core de mem?ria compartilhada e distribu?da. A avalia??o demonstra que a interface proposta ? capaz de evitar perdas de performance, enquanto alcan?a uma redu??o de c?digo e esfor?o de programa??o de 41,84% a 96,48%. Ademais, a constru??o do gerador de c?digo, a compatibilidade com outras solu??es MapReduce e a extens?o da DSL-POPP com o padr?o MapReduce s?o propostas para trabalhos futuros.

Submitted by Setor de Tratamento da Informa??o - BC/PUCRS (tede2@pucrs.br) on 2016-07-04T19:42:02Z No. of bitstreams: 1 DIS_GREGORY_DE_OLIVEIRA_FEIJO_COMPLETO.pdf: 2876507 bytes, checksum: bae9f6db63819970b92107315d275455 (MD5) / Made available in DSpace on 2016-07-04T19:42:02Z (GMT). No. of bitstreams: 1 DIS_GREGORY_DE_OLIVEIRA_FEIJO_COMPLETO.pdf: 2876507 bytes, checksum: bae9f6db63819970b92107315d275455 (MD5) Previous issue date: 2015-03-11 / Coordena??o de Aperfei?oamento de Pessoal de N?vel Superior - CAPES / Fish monitoring has been recently used in many biological research fields to understand the effects of drug usage, for example. Monitoring tasks require the full trajectory of these animals for later evaluation. Evaluation by human observers is the main approach used nowadays. However, this is not a reliable approach because humans can not maintain focus on a source of information for too long. For this reason, digital image processing techniques have become a popular approach for monitoring tasks. The tracking of a single fish is a relatively simple problem that may be solved with traditional image processing techniques. On the other hand, the tracking of a group of fish is much more challenging. The biggest problem is to maintain each individual?s identity due to the frequent overlapping(occlusion) situation that occurs while these animals move inside the tank. Some known approaches use three-dimensional information obtained by multiple cameras which requires a laborious camera calibration step. Other approaches based on a single camera, can not correctly handle occlusion, resulting in a frequent identity swap between fish. This work presents a multi-object tracking method to track a group of fish in a tank. The proposed method is capable of maintaining the correct identity of each fish even in partial and full occlusion situations. In order to keep the correct identity, we take advantage of the Kalman Filter by estimating the future position of each fish based on its previous one. When there are more than one fish in the same region in the frame image, a partitioning algorithm is responsible for re-establishing each animal?s pose. The proposed algorithm was compared against a manually labeled ground truth in two videos. Preliminary tests show that the proposed method is capable of maintaining the animals identity in 98,04% of the occlusion cases. / O monitoramento de peixes em aqu?rios, tem sido utilizado em ?reas de pesquisa biol?gica por exemplo, para entender o feito do uso de drogas. Este monitoramento requer a obten??o da trajet?ria destes animais para posterior an?lise. A utiliza??o de observadores humanos, ainda ? o principal m?todo utilizado para este monitoramento. Entretanto, esta n?o ? uma abordagem confi?vel devido ? dificuldade em se manter o foco de aten??o de um humano sobre uma fonte de informa??o por muito tempo. Por esta raz?o, tem se tornado comum o uso de t?cnicas de processamento de imagens para a tarefa de monitoramento. O rastreamento de um ?nico peixe, ? uma tarefa relativamente simples, que pode ser resolvida com o uso de m?todos tradicionais de processamento de imagens e rastreamento. O rastreamento de v?rios peixes, entretanto, ? uma tarefa mais desafiadora. O maior problema, nestes casos, ? a manuten??o da identidade de cada indiv?duo devido ?s frequentes situa??es de sobreposi??o(oclus?o) que ocorrem durante o movimento dos animais no aqu?rio. Algumas das abordagens baseiam-se em informa??es tridimensionais obtidas de m?ltiplas c?meras, o que requer uma etapa de calibra??o trabalhosa. J? abordagens com uma ?nica c?mera t?m dificuldade de tratar corretamente os casos de oclus?o, resultando na troca de identidades com frequ?ncia. Este trabalho apresenta um m?todo para rastrear um grupo de peixes em um aqu?rio. O m?todo ? capaz, manter a identidade correta de cada indiv?duo mesmo em casos de oclus?o parcial e total. Para manter a identidade de um peixe ao longo do tempo, utiliza-se o Filtro de Kalman que permite estimar qual a posi??o futura de um objeto com base nas posi??es anteriores. . Em casos de oclus?o, quando houver mais de um peixe em um mesmo local, executa-se um algortimo de particionamento de regi?es, com o objetivo de reconstruir a forma original de cada indiv?duo. O resultado do algoritmo foi comparado com um ground truth obtido manualmente em dois v?deos. Testes mostram que o m?todo proposto ? capaz de manter a identidade dos animais, em 98,04% dos casos de oclus?o.

Submitted by Setor de Tratamento da Informa??o - BC/PUCRS (tede2@pucrs.br) on 2016-07-14T16:42:02Z No. of bitstreams: 1 DIS_RODRIGO_AUGUSTO_SILVA_DOS_SANTOS_COMPLETO.pdf: 4285051 bytes, checksum: b4430aa54c46e6ecf90c0564e8668d1f (MD5) / Made available in DSpace on 2016-07-14T16:42:02Z (GMT). No. of bitstreams: 1 DIS_RODRIGO_AUGUSTO_SILVA_DOS_SANTOS_COMPLETO.pdf: 4285051 bytes, checksum: b4430aa54c46e6ecf90c0564e8668d1f (MD5) Previous issue date: 2016-03-10 / [Context] Since the 1970?s, Distributed Systems have been turning into a more viable and reliable option for the implementation of information systems. Since then, their evolution continued in an accelerated pace. They now are applicable to a variety of purposes, such as online games, financial systems, cloud computational solutions, etc. It is possible then to assume that today, Distributed Systems are found everywhere, and that there is a great probability for any given in-progress software development project to be using this paradigm as part of its delivery proposal. Thus, it is relevant to study the impacts that Distributed Systems bring to the Project Management discipline. [Objectives] In this dissertation we discuss those impacts and challenges, as well as propose a Software Development Lifecycle (SDLC) and associated practices, both adapted for use within software development projects involving Distributed Systems. These practices are optimized for implementation under a Waterfall regime, but are also adaptable for use under the Scrum agile framework. [Method] At first a Systematic Mapping Study (SMS) was conducted for understanding the State-of-the-art regarding academic studies located in intersection of Project Management and Distributed Systems. Next, empirical qualitative interviews were held with members from the Information Technology Industry, aiming to confirm the SMS results as well as obtaining feedback regarding present day?s challenges of Distributed Systems Projects. Desirable countermeasures for these challenges were also being searched for. [Results] As a third and final step, a generic SDLC as well as its associated practices, both tailored for projects involving DS, were proposed in direct response to the results obtained from the qualitative interviews. The tailored practices constitute the backbone of our contributions. The presented proposals went through the process of memberchecking for validation and refinement, which led to the final version shown in this dissertation. / [Contexto] Desde os anos 1970, Sistemas Distribu?dos v?m se tornando em uma op??o cada vez mais vi?vel e confi?vel para a implementa??o de sistemas de informa??o. Desde ent?o, a evolu??o destes sistemas continuou em um ritmo acelerado. Eles atualmente s?o aplic?veis a uma variedade de prop?sitos, tais como jogos online, sistemas financeiros, solu??es computacionais em nuvem, etc. ? poss?vel ent?o assumir que nos dias de hoje, Sistemas Distribu?dos est?o em todos os lugares, e que h? uma grande probabilidade de que qualquer projeto de desenvolvimento de software em andamento esteja usando este paradigma como parte da sua proposta de entrega. Dessa forma, ? relevante o estudo dos impactos que Sistemas Distribu?dos trazem ? disciplina de Gest?o de Projetos. [Objetivos] Neste trabalho, n?s discutimos estes impactos e desafios, assim como propomos um Ciclo de Vida de Desenvolvimento de Software (SDLC) e suas pr?ticas associadas, ambos sendo adaptados para o uso em projetos de desenvolvimento de software que envolvam Sistemas Distribu?dos. As pr?ticas propostas foram otimizadas para implementa??o em um regime Cascata, sendo contudo tamb?m adapt?veis ao uso sob o framework Scrum. [M?todo] Em um primeiro momento, um Estudo de Mapeamento Sistem?tico foi conduzido para entendimento do Estado-da-arte com rela??o aos estudos acad?micos localizados na intersec??o entre Gest?o de Projetos e Sistemas Distribu?dos. A seguir, entrevistas qualitativas foram executadas com membros da ind?stria da Tecnologia da Informa??o, objetivando confirmar os resultados encontrados no Estudo de Mapeamento Sistem?tico, al?m de obter feedback relacionado aos desafios que Projetos atuais de Sistemas Distribu?dos trazem, buscando-se ainda identificar contramedidas desej?veis para mitigar ou mesmo anular tais desafios. [Resultados] Como terceiro e final passo, um SDLC gen?rico, assim como pr?ticas associadas ? ele, ambos tailorizados para projetos envolvendo sistemas distribu?dos, foram propostos como resposta direta aos resultados obtidos das entrevistas qualitativas. As pr?ticas tailorizadas mencionadas se constituem na espinha dorsal de nossas contribui??es. As propostas apresentadas passaram pelo processo de member-checking para valida??o e refinamento, o que resultou na vers?o final apresentada nesta disserta??o.

Submitted by Setor de Tratamento da Informa??o - BC/PUCRS (tede2@pucrs.br) on 2016-07-14T16:47:27Z No. of bitstreams: 1 DIS_MARCELO_DA_SILVA_CONTERATO_COMPLETO.pdf: 3136466 bytes, checksum: acab99222ce3923954a284d165dc3f87 (MD5) / Made available in DSpace on 2016-07-14T16:47:27Z (GMT). No. of bitstreams: 1 DIS_MARCELO_DA_SILVA_CONTERATO_COMPLETO.pdf: 3136466 bytes, checksum: acab99222ce3923954a284d165dc3f87 (MD5) Previous issue date: 2016-01-15 / Currently, Data Centers have their resources used at extremely high loads, which leads to the uncontrolled use of resources. It maintains a high energy consumption, even at times when traffic demand is low. At this time, researchers are performing several researches in energy efficiency for data center, however, most of the results were focused on two major components: servers and cooling systems. In this study, we propose strategies for data center network configuration to reduce energy consumption through the Software Defined Networking paradigm. Such strategies were combined with techniques to reduce energy consumption and evaluated compared to the power-agnostic environments. Besides, the impact of different fat-tree topology sizes and proposed strategies were simulated and compared taking into account the presented energy savings. By applying the overload factors of 1:5 and 1:20, energy-saving rate on the network reached 70.02% for a fat-tree topology size of k = 12, and 64.82% for a fat-tree topology size of k = 8, when compared to a traditional network. / Atualmente, Data Centers t?m seus recursos utilizados em cargas extremamente altas, o que leva ? utiliza??o de recursos de forma descontrolada. Isto mant?m um elevado consumo de energia, at? mesmo em momentos em que a demanda de tr?fego ? baixa. At? agora, os pesquisadores realizaram diversas pesquisas no campo da efici?ncia energ?tica para Data Centers, no entanto, a maior parte dos resultados se concentra em dois componentes principais: servidores e sistemas de refrigera??o. Neste trabalho, s?o propostas estrat?gias para configura??o da rede de Data Center visando reduzir o consumo de energia, atrav?s do paradigma de SDN (Software Defined Networking). Tais estrat?gias foram combinadas com t?cnicas de redu??o do consumo de energia e avaliadas em compara??o ao consumo de energia em ambientes sem preocupa??o com economia de energia. Al?m disso, o impacto de diferentes tamanhos de topologias fat-tree e as estrat?gias propostas foram simuladas e comparadas quanto a economia de energia apresentada. Ao aplicarmos os fatores de sobrecarga de 1:5 e 1:20, a taxa de economia de energia na rede chegou a 70,02% com uma topologia fat-tree de tamanho k = 12, e a 64,82% com uma topologia fat-tree de k = 8, em compara??o com a rede tradicional.

Submitted by Setor de Tratamento da Informa??o - BC/PUCRS (tede2@pucrs.br) on 2016-07-18T20:23:46Z No. of bitstreams: 1 DIS_EVERTON_DE_MATOS_COMPLETO.pdf: 1251543 bytes, checksum: f9774bc8a409974553769c0c5777f444 (MD5) / Made available in DSpace on 2016-07-18T20:23:46Z (GMT). No. of bitstreams: 1 DIS_EVERTON_DE_MATOS_COMPLETO.pdf: 1251543 bytes, checksum: f9774bc8a409974553769c0c5777f444 (MD5) Previous issue date: 2016-03-29 / The computing paradigm called Internet of Things (IoT) will connect billions of devices deployed around the world together in a near future. In the last years, IoT is gaining more attention. This paradigm has become popular by embedding mobile network and processing power into a wide range of physical computing devices used in everyday life of many people. An important element of the IoT is a middleware, which is a system able to abstract the management of physical devices and to provide services based on the information from these devices. The services provided are used by application clients to perform queries and obtain environmental information. In this way, it is already a subject in literature studies that address middleware systems not only interoperability of devices, but also context awareness feature. Context-aware is an important feature of IoT systems. This feature makes easy to discover, understand, and store relevant information related to devices. This information can be used for a refined provision of services based on the environment context and also for decision making. This work aims to present the Context-Aware System (CONASYS), that is a system to provide services of contextualized information about IoT devices in heterogeneous environments. The system is attached to COMPaaS IoT middleware and is able to act accordingly to the environment that it is inserted. We present in details the architecture of CONASYS, the technical issues related to the implementation of the system and perform some tests based in a real-world scenario. We also present some related work. Our objective is to provide a well-defined range of contextualized services that meet the users needs without specific knowledge of the environment, improving users Quality of Experience (QoE). / O paradigma da computa??o Internet das Coisas (IoT) ir? conectar bilh?es de dispositivos ao redor do mundo em um futuro pr?ximo. Nos ?ltimos anos, a IoT vem ganhando mais aten??o. Esse paradigma tornou-se popular por embarcar redes m?veis e pelo seu poder de processamento em uma vasta gama de dispositivos computadorizados utilizados na vida cotidiana de muitas pessoas. Um elemento importante da IoT ? o middleware, que ? um sistema capaz de abstrair a gest?o de dispositivos e prover servi?os baseados nestes dispositivos. Os servi?os providos s?o usados por aplica??es para obter informa??es do ambiente. Desta forma, existem muitas pesquisas relacionadas com o desenvolvimento de middleware que abordam n?o s? interoperabilidade dos dispositivos, mas tamb?m a caracter?stica de ci?ncia de contexto. Ci?ncia de contexto ? uma caracter?stica importante dos sistemas da IoT. Esta caracter?stica facilita o descobrimento, compreens?o e armazenamento de informa??es relevantes relacionadas aos dispositivos. Estas informa??es podem ser usadas para prover servi?os e tomada de decis?o com base no contexto do ambiente. para provimento de servi?os de informa??o contextulizada sobre dispositivos da IoT em ambientes heterog?neos. O sistema ? acoplado ao middleware COMPaaS e ? capaz de agir conforme o ambiente que est? inserido. A arquitetura do CONASYS ? apresentada em detalhes, assim como os testes realizados. Nosso objetivo ? prover servi?os contextualizados que atendam ?s necessidades dos usu?rios que n?o possuem conhecimento espec?fico do ambiente, melhorando assim a Qualidade da Experi?ncia (QoE).

Submitted by Setor de Tratamento da Informa??o - BC/PUCRS (tede2@pucrs.br) on 2016-08-25T16:13:03Z No. of bitstreams: 1 DIS_RODRIGO_CADORE_CATALDO_COMPLETO.pdf: 7126312 bytes, checksum: ce5099664b8e90c2cb1206af9f3c6cc4 (MD5) / Made available in DSpace on 2016-08-25T16:13:03Z (GMT). No. of bitstreams: 1 DIS_RODRIGO_CADORE_CATALDO_COMPLETO.pdf: 7126312 bytes, checksum: ce5099664b8e90c2cb1206af9f3c6cc4 (MD5) Previous issue date: 2016-03-04 / Avan?os na tecnologia de fabrica??o de semicondutores permitiram implementar um sistema computacional completo em um ?nico chip, em ingl?s de System-on-Chip (SoC). SoCs integram m?ltiplos elementos de processamento (PEs), componentes de mem?ria e dispositivos de entrada/sa?da. Este trabalho emprega o termo ingl?s Multiprocessor System-on-Chip (MPSoCs) para um SoC que integra m?ltiplos PEs cooperantes. ? medida que o n?mero de PEs aumenta em um MPSoC, torna-se necess?rio o uso de arquiteturas que proveem escalabilidade e concorr?ncia da comunica??o. A rede intrachip, em ingl?s Network-on-Chip (NoC), que interconecta o sistema atrav?s de roteadores distribu?dos no chip foi proposta para atender estes requisitos. O sistema de interconex?o tamb?m deve prover recursos para atender a comunica??o entre PEs e m?dulos de mem?ria. Infelizmente, trabalhos pr?vios demonstraram que basear toda a comunica??o de mem?ria com uma NoC n?o ? adequado para atender os requisitos de lat?ncia. Al?m disso, muitas propostas baseadas em NoC descartam o suporte ? programa??o do tipo mem?ria compartilhada que permanece um requisito b?sico de aplica??es paralelas. A principal contribui??o deste trabalho ? o projeto e explora??o experimental de MPSoCs 3D com suporte a caches intrachip que empregam uma matriz de chaveamento com suporte ? coer?ncia de cache para comunica??o entre PEs e a hierarquia de mem?ria, e uma NoC para a intercomunica??o de PEs, devido ? sua efici?ncia em transmitir pequenos pacotes e sua escalabilidade. Resultados experimentais foram realizados com o simulador Gem5 utilizando o conjunto de instru??es da ARM e dois benchmarks: PARSEC e NASA NAS. Os resultados foram organizados em tr?s conjuntos de avalia??o: 1. Avalia??o da mem?ria principal utilizando mem?rias emergentes baseadas em tecnologias 3D e duas mem?rias tradicionais para desktops: Double Data Rate (DDR) e Low Power (LP) DDR. Para a pluralidade das aplica??es, mem?rias emergentes resultaram em um impacto igual ou menor que 10% de acr?scimo no tempo de execu??o provendo significativa redu??o no consumo de energia, quando comparadas ?s mem?rias tipo DDR; 2. Avalia??o de caches utilizando cinco arquiteturas de cache e explorando seus efeitos no tempo de execu??o de aplica??es e consumo de energia. Foram exploradas tr?s arquiteturas compartilhadas e duas arquiteturas privadas em caches L2. Para a maioria das aplica??es, a tradicional arquitetura compartilhada da L2 mostrou o melhor tempo de execu??o. Entretanto, para o consumo de energia, as arquiteturas L2 privadas obtiveram os melhores resultados; 3. Avalia??o da escalabilidade do sistema proposto. Os experimentos utilizaram v?rios tamanhos de clusters e aplica??es baseadas em troca de mensagens. / Advances in semiconductor manufacturing technology have allowed implement the whole computing system into a single chip, which is namely System-on-Chip (SoC). SoCs integrate several processing elements (PE), memory components and I/O devices. This work employs the term Multiprocessor Systems-on-Chip (MPSoCs) to SoCs that integrate several cooperating PEs. The increasing quantity of PEs in an MPSoC demands the use of architectures that provide scalability and concurrent communication. The Network-on-Chip (NoC) that interconnects the system through distributed routers has come to tackle these requirements. The interconnection system must also provide resources to fulfil the communication between PEs and memory modules. Unfortunately, previous works have shown that a single packet-based NoC is not well-suited to provide scalability and low latency for cache supported systems. Additionally, many NoC-based designs lack support for a shared-memory programming model that is an essential requirement for most of the parallel applications. The main contribution of this work is the design and experimental exploration of 3D MPSoCs with on-chip cache support that employ a crossbar-based infrastructure for the cache-coherent memory hierarchy, and a packet-based NoC for inter-processor communication, due to its efficiency in travelling small packets and its benefits to ever-increasing scalability requirements. Experimental results performed on the Gem5 simulator using the ARM?s ISA and PARSEC and NASA NAS benchmarks were conducted under three evaluations scenarios: 1. Main memory evaluation using emerging 3D memory technologies and two traditional desktop memories: Double Data Rate (DDR) and mobile Low Power (LP) DDR. For the plurality of the applications, the emerging 3D memory technologies had less or equal than 10% of runtime execution increase providing significant energy saving when compared with DDR memories; 2. Cache evaluation using five cache architectures and exploring its effects on execution runtime and energy consumption. Three shared L2 cache designs and two private L2 cache design were explored. For the majority of the applications evaluated, the traditional shared L2 design had the lowest execution runtime. However, the private L2 designs showed the lowest energy consumption; 3. Scalability evaluation of the proposed system. Experiments using various sizes of clusters and applications based on message exchange.