[pt] Este trabalho aborda a utilização de repetidores na implantação de sistemas móveis celulares. Esta técnica permite estender a cobertura dos sistemas móveis celulares com baixo custo e curto tempo de implantação a áreas ou ambientes onde a utilização de estações rádio base seria dispendiosa ou demorada.O impacto da inclusão deste elemento na interface rádio é detalhadamente analisada visando obter uma metodologia para o seu dimensionamento e para o cálculo das degradações produzidas na rede. É apresentada ainda uma metodologia completa para projetos com repetidores e descrita sua aplicação na implantação de um sistema GSM. / [en] This work deals with the use of active repeaters in the planning and deployment of cellular mobile systems. This technique allows the extension of the coverage of the cellular systems, with low cost and short building time, to areas where the use of radio base stations would be costly or difficult to implement.The impact of the inclusion of the active element in the radio interface is analyzed in full detail to provide methods for the calculation of the degradations produced in the network. A complete design methodology for projects with repeaters is also presented, as well as a case study for a GSM system.

Les travaux présentés lors de cette thèse s’inscrivent dans le cadre des réseaux de microsystèmes communicants dont les réseaux de capteurs sont l’exemple le plus connu. La problématique adressée est la conception d’une interface radio communicante répondant aux besoins spécifiques des microsystèmes communicants : simplicité, faible coût, faible consommation, faible encombrement, haut débit et reconfigurabilité. Les technologies actuelles sans fil comme le WiFi, le Bluetooth, et Zigbee ne sont pas en mesure de répondre à ces contraintes spécifiques. L’étude se focalise sur la technologie IR-UWB (Impulse Radio Ultra-WideBand). Dans un premier temps, une étude conjointe sur la capacité du canal et l’implémentation matérielle est menée pour déterminer l’architecture optimale des émetteurs-récepteurs en IR-UWB. Cette étude propose l’utilisation d’une architecture multi bandes IR-UWB (MB-IR-UWB) à implémentation mixte à 60 GHz avec des antennes directives. Cette solution est optimisée sur les critères de débit et puissance consommée. Afin de supporter l’ensemble des besoins des applications des réseaux de microsystèmes communicants et l’évolution de l’environnement d’opération, la reconfigurabilité doit être implémentée dans les émetteur-récepteurs proposés. Ces travaux présentent une proposition de reconfigurabilité par paramètres, qui permet de supporter la plus grande gamme de reconfigurabilités multi propriétés (débit, taux d’erreur, portée, puissance consommée, …) de l’état de l’art. Enfin, pour valider par la mesure les travaux sur la reconfigurabilité et sur les architectures d’émetteur-récepteurs IR-UWB, des implémentations FPGA et ASIC sont réalisées. Un nouveau procédé de synchronisation et démodulation conjointe reconfigurable est proposé dans le récepteur IR-UWB BPSK S-Rake. Les mesures montrent que le circuit de traitement proposé améliore les performances en synchronisation, démodulation, efficacité, débit du réseau, consommation et complexité du circuit. L’émetteur-récepteur IR-UWB reconfigurable proposé atteint un débit et une gamme de reconfigurabilité supérieure à l’état de l’art. / The research work presented in this thesis is situated in the framework of wireless sensor networks (WSNs). The issue addressed is the design of a radio interface answering the specific needs of WSNs: simplicity, low cost, low power, small size, high data rate and reconfigurability. Current wireless technologies like WiFi, Bluetooth, and Zigbee are not able to respond to these requirements. Thus this study focuses on Impulse Radio Ultra-WideBand (IR-UWB) technology. At first, a joint study of the channel capacity and the hardware implementation is carried out to determine the optimal architecture of IR-UWB transceivers. This study proposes an architecture using multi-band IR-UWB (MB-UWB-IR) with a mixed implementation at 60 GHz with directional antennas. This solution is optimized according to the criteria of data rate and power consumption. To support the all the needs of WSN applications and to adapt to the evolution of the WSN’s environment, reconfigurability must be implemented in the proposed IR-UWB transceiver. This thesis presents a new solution: the reconfigurability by parameters. It supports the widest range of multi-property reconfigurability (with respect to data rate, bit error rate, radio range, power consumption, ...) of the state of the art. Finally, to validate these techniques by measurements, FPGA and ASIC implementations are realized by using the reconfigurability and the IR-UWB transceiver architecture proposed. A new method for joint synchronization and demodulation is proposed for a reconfigurable IR-UWB BPSK S-Rake receiver. The measurements show that the proposed technique improves the circuit performance: synchronization, demodulation, efficiency, network throughput, power consumption and complexity of the circuit. The proposed IR-UWB reconfigurable transceiver achieves a data rate and a wider range of reconfigurability compared to the state of the art

La réglementation mondiale, pour des appareils de courte portée, permet l’utilisation sans licence de plusieurs Gigahertz de bande autour de 60 GHz. La bande des 60 GHz répond aux besoins des applications telles que les réseaux de capteurs très haut débit autonome en énergie,ou les transmissions à plusieurs Gbit/s avec des contraintes de consommation d’énergie. Il y a encore peu de temps, les interfaces radios fonctionnant dans la bande millimétrique n’étaient réalisables qu’en utilisant des technologies III-V couteuses. Aujourd’hui, les avancées des technologies CMOS nanométriques permettent la conception et la production en masse des circuits intégrées radiofréquences (RFIC) à faible coût.Cette thèse s’inscrit dans des travaux de recherches dédiés à la réalisation d’un système dans un boîtier (SiP, System in Package) à 60 GHz contenant à la fois l’interface radio (bande de base et circuits RF) ainsi qu’un réseau d’antennes. La première partie de cette thèse est dédiée la conception de la tête RF de l’émetteur-récepteur à faible consommation pour l’interface radio. Les blocs clefs de cette tête RF (amplificateurs, mélangeurs et un oscillateur commandé en tension) sont conçus, réalisés et mesurés en utilisant la technologie CMOS 65 nm de ST Microelectronics. Des éléments actifs et passifs sont développés spécifiquement pour l’utilisation au sein de ces blocs. Une étape importante vers l’intégration de la tête RF complète de l’émetteur-récepteur est l’assemblage de ces blocs de base afin de réaliser une puce émetteur et une puce récepteur. A ce but, une tête RF pour le récepteur a été réalisée. Ce circuit présent une consommation et un encombrement plus réduit que l’état de l’art.La deuxième partie de cette thèse présente le développement des modèles comportementaux des blocs de base conçus. Ces modèles au niveau système sont nécessaires afin de simuler le comportement du SIP, qui devient trop complexe si des modèles détaillés du niveau circuitsont utilisés. Dans cette thèse, une nouvelle technique modélisant le comportement en régime transitoire et régime permanent ainsi que le bruit de phase des oscillateurs commandés en tension est proposée. Ce modèle est implémenté dans le langage de description de matérielVHDL-AMS. La technique proposée utilise des réseaux de neurones artificiels pour approximer la caractéristique non linéaire du circuit. La dynamique est décrite dans l’espace d’état. Grâce à ce modèle, il est possible de réduire d’une façon drastique le temps de calcul des simulations système tout en conservant une excellente précision / Worldwide regulations for short range communication devices allow the unlicensed use of several Gigahertz of bandwidth in the frequency band around 60GHz. This 60GHz band is ideally suited for applications like very high data rate, energy-autonomous wireless sensor networks or Gbit/s multimedia links with low power constraints. Not long ago, radio interfaces that operate in the millimeter-wave frequency range could only be realized using expensive compound semiconductor technologies. Today, the latest sub-micron CMOS technologies can be used to design 60GHz radio frequency integrated circuits (RFICs)at very low cost in mass production. This thesis is part of an effort to realize a low power System in Package (SiP) including both the radio interface (with baseband and RF circuitry) and an antenna array to directly transmit and receive a 60GHz signal. The first part of this thesis deals with the design of the low power RF transceiver front-end for the radio interface. The key building blocks of this RF front-end (amplifiers, mixers and a voltage controlled oscillator (VCO)) are designed, realized and measured using the 65nm CMOS technology of ST Microelectronics. Full custom active and passive devices are developed for the use within these building blocks. An important step towards the full integration of the RF transceiver front-end is the assembly of these building blocks to form basic transmitter and receiver chips. Circuits with small chip size and low power consumption compared to the state of the art have been accomplished.The second part of this thesis concerns the development of behavioral models for the designed building blocks. These system level models are necessary to simulate the behavior of the entire SiP, which becomes too complex when using detailed circuit level models. In particular, a novel technique to model the transient, steady state and phase noise behavior of the VCO in the hardware description language VHDL-AMS is proposed and implemented. The model uses a state space description to describe the dynamic behavior of the VCO. Its nonlinearity is approximated by artificial neural networks. A drastic reduction of simulation time with respect to the circuit level model has been achieved, while at the same time maintaining a very high level of accuracy

Worldwide regulations for short range communication devices allow the unlicensed use of several Gigahertz of bandwidth in the frequency band around 60 GHz. This 60GHz band is ideally suited for applications like very high data rate, energy-autonomous wireless sensor networks or Gbit/s multimedia links with low power constraints. Not long ago, radio interfaces that operate in the millimeter-wave frequency range could only be realized using expensive compound semiconductor technologies. Today, the latest sub-micron CMOS technologies can be used to design 60GHz radio frequency integrated circuits (RFICs) at very low cost in mass production. This thesis is part of an effort to realize a low power System in Package (SiP) including both the radio interface (with baseband and RF circuitry) and an antenna array to directly transmit and receive a 60GHz signal. The first part of this thesis deals with the design of the low power RF transceiver front-end for the radio interface. The key building blocks of this RF front-end (amplifiers, mixers and a voltage controlled oscillator (VCO)) are designed, realized and measured using the 65nm CMOS technology of ST Microelectronics. Full custom active and passive devices are developed and characterized for the use within these building blocks. An important step towards the full integration of the RF transceiver front-end is the assembly of these building blocks to form a basic receiver chip. Circuits with small chip size and low power consumption compared to the state of the art have been accomplished. The second part of this thesis concerns the development of behavioral models for the designed building blocks. These system level models are necessary to simulate the behavior of the entire SiP, which becomes too complex when using detailed circuit level models. In particular, a novel technique to model the transient, steady state and phase noise behavior of the VCO in the hardware description language VHDL-AMS is proposed and implemente d. The model uses a state space description to describe the dynamic behavior of the VCO. Its nonlinearity is approximated by artificial neural networks. A drastic reduction of simulation time with respect to the circuit level model has been achieved, while at the same time maintaining a very high level of accuracy.