Les cellules T mémoires (Tm) protègent l’organisme contre les réinfections de pathogènes qu’il a déjà combattu. Les Tm possèdent plusieurs propriétés en commun avec les cellules souches hématopoïétiques (CSH), notamment la capacité de se différencier, de s’auto-renouveler et de maintenir une population relativement constante au sein de l’organisme via des mécanismes homéostatiques. Il a été démontré que Hoxb4, un membre de la famille des facteurs de transcription Hox, était capable d’induire l’expansion des CSH in vivo et in vitro de façon rapide. Au vu de ces parallèles, nous avons posé l’hypothèse que la surexpression de Hoxb4 pourrait induire l’expansion de populations de Tm. Nous avons analysé les populations de Tm et lymphocytes T naïfs (Tn) dans les organes lymphoïdes de souris transgéniques surexprimant Hoxb4 et les avons comparées à des souris de type sauvage (wt). Alors que la fréquence des cellules T matures Hoxb4 diminuait avec l’âge, leur phénotype ainsi que leur viabilité demeuraient inchangés. Ensuite, nous avons procédé à des transplantations en compétition de Tm (CD4+CD44hi) Hoxb4 et wt chez des hôtes dépourvus de lymphocytes T (CD3-/-) dans le but d’évaluer leur contribution à la reconstitution du compartiment T après 2 mois. Au final, les Tm wt avait contribué un peu plus que les Tm Hoxb4 à la reconstitution (~60%). Des analyses fonctionnelles et phénotypiques ont montré que les Tm Hoxb4 possédaient une fonctionnalité normale, mais se distinguaient des Tm wt par la présence d’une faible population qui présentait un phénotype « mémoire central » (Tcm), conférant habituellement une longévité accrue. Les cellules des ganglions lymphatiques totaux des hôtes furent transplantées de façon sérielle chez trois générations de nouveaux hôtes. Le phénotype Tcm observés chez les Tm Hoxb4 était récapitulé chez les hôtes secondaires uniquement. Les ratios sont demeurés en faveur des Tm wt lors des deux transplantations suivantes, mais les Tm Hoxb4 ont commencé à montrer un avantage compétitif chez certains hôtes quaternaires. Une transplantation en compétition à court terme de Tm Hoxb4 et wt marqués avec un marqueur cytoplasmique ont démontré la présence chez les Tm Hoxb4 seulement d’une faible population CD62Lhi proliférant lentement. Ainsi, l’expansion préférentielle de Tcm CD4 par le biais d’une sélection ou d’une différenciation induite par la surexpression de Hoxb4 pourrait potentiellement leur permettre de maintenir un état de quiescence leur permettant de persister plus longtemps suite à des transplantations sérielles. / Memory T cells (Tm) protect the organism against reinfection from pathogens they’ve already encountered. Tm share characteristics with hematopoietic stem cells (HSC), such as the capacity to differentiate, self-renew and maintain a relatively constant population via homeostatic mechanisms. Hoxb4, a member of the Hox genes family of transcription factors, has been shown to expand HSCs rapidly in vivo and in vitro. Thus, drawing from these parallels we hypothesise that Hoxb4 overexpression could lead to expansion of Tm populations. Tm and naïve T cell (Tn) populations were analysed in the lymphoid organs of young and aged transgenic mice overexpressing Hoxb4 in comparison with wild type (wt) mice. While the frequencies of mature Hoxb4 T cells in lymphoid organs seemed to decline with age, the phenotype or the cell viability remained unaffected. Next, CD4+CD44hi Hoxb4 Tm were transferred into T cell deficient (CD3-/-) hosts in competition with wt CD4+CD44hi Tm and evaluated for their contribution to T cell reconstitution after 2 months. Engraftment of wt Tm in secondary lymphoid organs was slightly higher than Hoxb4 Tm (~60%). Functional assays and phenotypic analysis showed that Hoxb4 Tm exhibited normal functionality, but in contrast to wt Tm, a fraction of Hoxb4 Tm exhibited a more central memory (Tcm) phenotype, indicative of a longer lifespan. Total lymph nodes from hosts were serially re-transplanted for three generations. The Tcm phenotype of the Hoxb4 Tm present in the primary hosts was recapitulated in the secondary but not in the tertiary hosts. The ratios remained in favor of the wt Tm after two subsequent expansion rounds, but Hoxb4 Tm showed a competitive advantage over wt Tm in some quaternary hosts. Cell tracking of a short term transplantation of Hoxb4 and wt Tm in competition exposed a small population of CD62Lhi cells displaying slow proliferation in the Hoxb4 Tm only. Thus preferential CD4+ Tcm expansion by selection or differentiation could potentially allow Hoxb4 Tm to persist longer following serial transplantations due to a more quiescent state.

L'amplificateur de puissance est le module le plus critique dans les équipements de communication radio. Il détermine la qualité de la liaison par sa linéarité et a une contribution conséquente dans la consommation de l'émetteur ; environ 60% de l'énergie consommée est consacré à l'amplification. Il est donc crucial de le faire fonctionner avec un rendement énergétique élevé. Cependant, ces deux spécifications principales de l'amplificateur que sont la linéarité et le rendement énergétique sont antagoniques. Par conséquent, la conception d'un module d'amplification de puissance suppose de trouver un compromis entre la linéarité et le rendement. L'optimisation de ce compromis est la raison d'être des techniques de linéarisation d'amplificateurs et d'amélioration du rendement, parmi lesquelles la prédistorsion numérique (DPD) et les techniques de réduction du PAPR du signal (CFR).Le cœur de cette thèse est la linéarisation d'amplificateurs RF haute-puissance et large-bande par prédistorsion numérique (DPD). Dans ces travaux, nous abordons trois problématiques liées à la prédistorsion et qui constituent des verrous technologiques importants. Le premier aspect concerne l'implémentation de la prédistorsion numérique dans un contexte multi-bande où le signal à linéariser comporte plusieurs formes d'ondes, situées à des fréquences différentes. La seconde problématique est l'utilisation conjointe de la prédistorsion avec une technique de CFR. Dans la majorité des applications haute-puissance, les techniques de DPD et de CFR sont présentes de manière complémentaire, cependant elles sont utilisées de façon autonome et disjointe. Celles-ci gagneraient en performances de linéarisation en étant implémentées de manière plus concertée. . Le dernier thème abordé par cette thèse est l'effet des désadaptations d'impédance de l'antenne sur le mode de fonctionnement de l'amplificateur. La variation de l'impédance d'antenne entraine des réflexions de signal vers l'amplificateur qui modifient ses spécifications de linéarité et de rendement. Nous améliorons la linéarité du système DPD + AP, lorsque l'amplificateur est soumis à des variations de l'impédance à sa charge, grâce à une correction adaptative de gain / Power amplifier is one of the most critical element within radiocommunications systems. The PA is their main source of nonlinearities and it has a great contribution on the emitter's power consumption. Running the PA with highest power efficiency is thus as crucial as having it linear for a good communication quality. However these two specifications of the PA are antagonistic and PA manifacturers need to find a compromise between linearity and power efficiency. Digital Predistortion (DPD) and Crest factor Reduction techniques are intended to improve power efficiency while preserving linearity or inversely. Linearization of wideband RF power amplifiers using Digital Predistortion is the focus of this thesis. Three DPD issues are investigated in these works. The first issue deals with multiband linearization where signals with various waveforms located at different frequency bands are amplified. The second objective of this thesis is to study a concurrent DPD/CFR systems based on an automatic estimation of the necessary CFR gain. The last part of this dissertation deals with PA linearization under antenna load variations. Indeed, the impedance of antenna may vary because of electromagnetic objects that are present in its vicinity. Those impedance variations may instigate signal reflections toward the PA, that modify some of its main specifications (linearity, delivered power and efficiency). Our goal in this field is to preserve DPD linearization performances under antenna load mismatch

Les mémoires flash sont intégrées dans presque tous les aspects de la vie moderne car leurs uns et zéros représentent les données stockées sur les cartes à puce et dans les capteurs qui nous entourent. Dans les mémoires flash à grille flottante ces données sont représentées par la quantité de charge stockée sur une grille en poly-Si, isolée par un oxyde tunnel et un diélectrique entre grilles (IGD). Au fur et à mesure que les chercheurs et les ingénieurs de l'industrie microélectronique poussent continuellement les limites de mise à l'échelle, la capacité des dispositifs à contenir leurs informations risque de devenir compromise. Même la perte d'un électron par jour est trop élevée et entraînerait l'absence de conservation des données pendant dix ans. Étant trop faibles, les courants de fuite sont impossible à mesurer directement. Cette thèse présente une nouvelle méthode, la séparation du stress aux oxydes (OSS), pour mesurer ces courants en suivant les changements de la tension de seuil de la cellule flash. La nouveauté de la technique est que les conditions de polarisation sont sélectionnées afin que le stress se produise entièrement dans l'IGD, permettant la reconstruction d'une courbe IV de l'IGD à des tensions faibles. Cette thèse décrit également les changements de processus nécessaires pour intégrer la première mémoire flash embarquée de 40 nm basée sur un IGD d'alumine, en remplacement du SiO2/ Si3N4/SiO2 standard. L'intérêt pour les matériaux high-k vient de la motivation de créer un IGD qui est électriquement mince pour augmenter le couplage tout en étant physiquement épais pour bloquer le transport de charge. Comme la flash intégrée au noeud de 40 nm se rapproche de la production, l'approche à prendre dans les nœuds futurs doit également être discutée. Cela fournit la motivation pour le chapitre final de la thèse qui traite de la co-intégration des différents IGD avec des dispositifs logiques ayant les gilles « high-k metal » nécessaires à 28 nm et au-delà. / Flash memory circuits are embedded in almost every aspect of modern life as their ones and zeros represent the data that is stored on smart cards and in the sensors around us. In floating gate flash memories this data is represented by the amount of charge stored on a poly-Si gate, isolated by a tunneling oxide and an Inter Gate Dielectric (IGD). As the microelectronics industry’s researchers and engineering continuously push the scaling limits, the ability of the devices to hold their information may become compromised. Even the loss of one electron per day is too much and would result in the failure to retain the data for ten years. At such low current densities, the direct measurement of the leakage current is impossible. This thesis presents a new way, Oxide Stress Separation, to measure these currents by following the changes in the threshold voltage of the flash cell. The novelty of the technique is that the biasing conditions are selected such that the stress occurs entirely in the IGD, allowing for the reconstruction of an IV curve of the IGD at low biases. This thesis also describes the process changes necessary to integrate the world’s first 40 nm embedded flash based on an alumina IGD, in replacement of the standard SiO2/Si3N4/SiO2. The interest in high-k materials comes from the motivation to make an IGD that is electrically thin to increase coupling while being physically thick to block charge transport. As embedded flash at the 40 nm node nears production, the approach to be taken in future nodes must also be discussed. This provides the motivation for the final chapter of the thesis which discusses the co-integration of the different IGDs with logic devices having the high-k metal gates necessary at 28 nm and beyond.

Dans cette thèse, nous proposons une étude détaillée des mécanismes responsables de la perte de données dans les mémoires à changement de phase enrichies en germanium (Ge-rich PRAMs), à savoir la dérive de la résistance au cours du temps et la recristallisation de la phase amorphe. Nous commençons par une présentation du contexte dans lequel s'inscrit cette étude an donnant un aperçu rapide du marché des mémoires à semiconducteur et une comparaison des mémoires non volatiles émergentes. Les principes de fonctionnement de la technologie PRAM sont introduits, avec ses avantages, ses inconvénients, ainsi que la physique régissant le processus de cristallisation dans les matériaux à changement de phase, avant de décrire les problèmes de fiabilité qui nous intéressent.Une caractérisation électrique complète de dispositifs intégrant des alliages de GST enrichi en germanium est ensuite proposée, en commençant par la caractérisation des matériaux utilisés dans nos cellules, introduisant alors les avantages des alliages enrichis en Ge sur le GST standard. Les performances électriques des dispositifs intégrant ces matériaux sont analysées, avec une étude statistique des caractéristiques SET & RESET, de la fenêtre de programmation, de l'endurance et de la vitesse de cristallisation. Nous nous concentrons ensuite sur le thème principal de cette thèse en analysant la dérive en résistance de l'état SET de nos dispositifs Ge-rich, ainsi que les performances de rétention de l'état RESET.Dans la dernière partie, nous étudions les mécanismes physiques impliqués dans ces phénomènes en fournissant une étude détaillée de la structure des cellules, grâce à l'utilisation de la Microscopie Électronique en Transmission (MET). Les conditions et configurations expérimentales sont décrites, avant de présenter les résultats qui nous ont permis d'aller plus loin dans la compréhension de la dérive en résistance et de la recristallisation de la phase amorphe dans les dispositifs Ge-rich. Une discussion est finalement proposée, reliant les résultats des caractérisations électriques avec ceux des analyses TEM, conduisant à de nouvelles perspectives pour l'optimisation des dispositifs PRAMs. / In this thesis we provide a detailed study of the mechanisms responsible for data loss in Ge-rich Ge2Sb2Te5 Phase-Change Memories, namely resistance drift over time and recrystallization of the amorphous phase. The context of this work is first presented with a rapid overview of the semiconductor memory market and a comparison of emerging non-volatile memories. The working principles of PRAM technology are introduced, together with its advantages, its drawbacks, and the physics governing the crystallization process in phase-change materials, before describing the reliability issues in which we are interested.A full electrical characterization of devices integrating germanium-enriched GST alloys is then proposed, starting with the characterization of the materials used in our PCM cells and introducing the benefits of Ge-rich GST alloys over standard GST. The electrical performances of devices integrating those materials are analyzed, with a statistical study of the SET & RESET characteristics, programming window, endurance and crystallization speed. We then focus on the main topic of this thesis by analyzing the resistance drift of the SET state of our Ge-rich devices, as well as the retention performances of the RESET state.In the last part, we investigate on the physical mechanisms involved in these phenomena by providing a detailed study of the cells' structure, thanks to Transmission Electron Microscopy (TEM). The experimental conditions and setups are described before presenting the results which allowed us to go deeper into the comprehension of the resistance drift and the recrystallization of the amorphous phase in Ge-rich devices. A discussion is finally proposed, linking the results of the electrical characterizations with the TEM analyses, leading to new perspectives for the optimization of PRAM devices.

La technologie Flash arrive à ses limites de miniaturisation. Ainsi, la nécessité de nouvelles technologies mémoire augmente. Les candidats au remplacement des mémoires Flash sont les technologies non volatiles émergentes comme les mémoires à pont conducteur (CBRAM), résistives à base d'oxyde (RRAM), mémoires magnétiques (MRAM) et mémoires à changement de phase (PCRAM). En particulier, les mémoires CBRAM sont basées sur structure simple métal-isolant-métal (MIM) et présentent plusieurs avantages par rapport aux autres technologies. La CBRAM est non volatile, à savoir qu'elle garde l’information lorsque l'alimentation est coupée, ses dimensions peuvent être réduites jusqu'à nœud 10 nm, elle peut facilement être intégrée dans le Back-End d’une intégration CMOS, enfin, elle a une vitesse de fonctionnement élevée à basse tension et un faible coût de fabrication. Néanmoins, les spécifications pour l'industrialisation des CBRAM sont très strictes. Dans cette thèse, nous analysons deux générations de technologie CBRAM, chacune adressant un marché d'application spécifique. La première partie de la thèse est consacrée à l’étude électrique des structures à base de cuivre et de GdOX, qui présentent comme avantages une conservation des données très stable et une bonne résistance lors de la soudure des puces, et un bon comportement de l'endurance. Cette technologie adresse principalement les applications à haute température telle que l'automobile. Pour répondre aux spécifications, un oxyde métallique dopé ainsi que des bicouches sont intégrés pour réduire la tension de formation de la mémoire et augmenter la fenêtre de programmation. Les performances en endurance sont améliorées. La deuxième partie est dédiée à une nouvelle technologie de CBRAM, avec un empilement de type MIM. Dans ce cas, nous avons démontré des temps de commutation très rapides de 20ns à basses tensions (2V), combinés avec une endurance satisfaisante et une bonne rétention des données. Cette technologie semble être compatible avec les applications Internet des objets (IOT). En résumé, au cours de ce doctorat, l'objectif principal était d'étudier la fiabilité des dispositifs embarqués CBRAM en termes d’écriture des données, endurance et la conservation de l’information. Une méthodologie de test spécifique a été développée, afin d’évaluer les performances des technologies étudiées. Des modèles physiques ont été mis au point pour expliquer et analyser les résultats expérimentaux. Sur la base des résultats obtenus, nous démontrons que la technologie de CBRAM est très prometteuse pour les futures applications de mémoires non volatiles. / Flash technology is approaching its scaling limits, so the demand for novel memory technologies is increasing. Promising replacing candidates are the emerging non volatile technologies such as Conductive Bridge Memory (CBRAM), Oxide based Resistive RAM (OXRAM), Magnetic Random Access Memory (MRAM) and Phase Change Memory (PCRAM). In particular, CBRAM is based on a simple Metal-Insulator-Metal (MIM) structure and presents several advantages compared to the other technologies. CBRAM is non volatile, i.e. it keeps the information when the power is off, it is scalable down to 10nm technology node, it can be easily integrated into the Back-End-of-Line (BEOL), finally, it has high operation speed at low voltages and low cost per bit. Nevertheless, demands for the industrialization of CBRAM are very stringent and issues related to device reliability are still to be faced. In this thesis we analyze two generations of CBRAM technology, each one addressing a specific application market. The first part of the PhD is dedicated to the electricalstudy of Cu-based/GdOx structures, which present the advantages of a very stable data retention and resistance to soldering reflow and also good endurance behavior. This CBRAM family addresses mainly the high temperature applications as automotive. To fulfill the specification requirements, doping of metal-oxide andbilayers are integrated to decrease the forming voltage and increase the programmingwindow. Better endurance performance is also achieved. The second part isdedicated to a new CBRAM technology, with a simple MIM structure. In this case, the device showsfast operation speed of 20ns at low voltages of 2V, combined with satisfying endurance and data retention. This technology seems to be compatible with the growing Internet of Things (IOT) market. In summary, during the PhD research, the main objective was to study the reliability of the embedded CBRAM devices in terms of forming, endurance and data retention. Some methodologies were developed and the electrical set-up was modified and adapted to specific measurements. Physical models were developed to explain and better fit the experimental results. Based on the obtained results, we demonstrate that the CBRAM technology is highly promising for future NVM applications.

La thèse montre des opinions et avis de Français de l’époque sur le Duché de Varsovie présentés dans les différentes sources françaises des années 1807-1813, tout comme, la correspondance politique et militaire officielle, des mémoires et souvenirs des militaires français, et enfin des journaux parisiens, de la littérature, de la poésie et des pièces théâtrales. La première partie montre comment l’état polonais était vu par les diplomates français séjournant dans le Duché. Elle présente l’image politique assez critique de l’état, de ses institutions, des hommes de pouvoir, du gouvernement, des sentiments du peuple et des opinions des habitants du pays concernant les Français, les nouvelles résolutions politiques et juridiques. Dans la deuxième partie, les descriptions et de nombreux mémoires et souvenirs des militaires fournissent une image critique du pauvre pays polonais, de la vie quotidienne très différente de ses habitants, leurs coutumes. La troisième partie montre Duché de Varsovie par l’intermédiaire de la presse quotidienne, des ouvrages historiques publiés à l’époque en France, des romans et de la poésie, les pièces de théâtre. Cette image du Duché influencée par la propagande napoléonienne montre l’état allié bien gouverné, et l’image positive des Polonais. / The thesis furnishes the opinions of Frenchmen at that time about Duchy of Warsaw presented in different French sources of the period 1807- 1813 such as political and military official letters, memories of military Frenchmen, Parisian press, literature, poetry and theater playwrights. First part of the work shows how the polish country was seen by French diplomats who had been staying in Duchy of Warsaw in that period. The author focuses first on the political image of the country which is rather critical, secondly on the institutions, thirdly on the men in power, then on the government, on the people’s attitudes and the opinions of the inhabitants of the country about Frenchmen, and finally on the new political and legal solutions. In the second part of the work, there many descriptions, as well as memories of military men which form together an critical view of the poor polish country, different lifestyles and customs of its inhabitants. In that part, we can find as well geographical information about the climate and various and vivid descriptions of polish towns and polish countryside. In the third part, we come across the image as it was seen in everyday press, historical books edited at that period in France, fictions, poetry and plays. We find out that the image of Duchy of Warsaw, strongly influenced by the Napoleonic propaganda is positive. It comes out that the polish allied country was well governed.

No description available.

Si Marivaux est connu pour son analyse des sentiments et de la métaphysique du coeur, ses personnages, dotés d’une vie intérieure complexe, ont aussi un corps. Afin de proposer une lecture méthodique et transversale du corps, nous prenons comme corpus de départ l’intégralité des oeuvres de Marivaux, sans distinction de genre ni d’époque. Il en ressort qu’il n’y a pas un corps marivaudien, unique et systématique qui traverserait toutes les oeuvres marivaudiennes sans être affecté par le contexte de production, mais des corps qui correspondent à des époques et à des choix d’écriture. Pour établir ces ensembles génériques et chronologiques, nous nous intéressons aux particularités des différents genres littéraires (roman, théâtre, périodique, travestissement burlesque etc.) pratiqués par Marivaux et au contexte de production des oeuvres marivaudiennes (la seconde Querelle des Anciens et des Modernes, le renouvellement de l’Académie royale des sciences et le contexte philosophique de la diffusion de la théorie empiriste de Locke). / If Marivaux is primarily renowned for his in-depth analysis of feelings and his metaphysics of the heart, his characters, who have a complex inner life, also have a body. In order to offer a methodical and horizontal reading of the body, we focus on all of Marivaux’s works, without distinction of literary genre or period. There appears to be no standardized or systematic representation of the body spanning all Marivaux’s works without being influenced by the context of production, but rather, various bodies whose characteristics are informed by periods and choices of writing. In order to define these generic and chronological groupings, we explore the features of the different literary genres (novel, theater, periodical, burlesque travesty, etc.) used by Marivaux and the context of his works (Homeric Warfare, the renewal of the Royal Academy of Sciences, and the growing influence of Locke’s theory of empiricism).

Au cours des dernières années, la demande de plus en plus forte pour des mémoires non-volatiles performantes, a mené au développement des technologies NOR Flash et NAND Flash, qui dominent aujourd'hui le marché des mémoires non-volatiles. Cependant, la miniaturisation de ces technologies, qui permettait d'en réduire le coût, laisse aujourd'hui entrevoir ses limites. En conséquence, des mémoires alternatives et émergentes sont développées, et parmi celles-ci, la technologie des mémoires à changement de phase, ou PCRAM, est l'une des candidates les plus prometteuses tant pour remplacer les mémoires Flash, notamment de type NOR, que pour accéder à de nouveaux marchés tels que le marché des SCM. Toutefois, afin d'être pleinement compétitives avec les autres technologies mémoires, certaines performances de la technologie PCRAM doivent encore être améliorées. Au cours de cette thèse, nous cherchons donc à obtenir des dispositifs PCRAM plus performants. Parmi les résultats présentés, nous réduisons les courants de programmation et la consommation électrique des dispositifs tout en augmentant la rétention de l'information à haute température. Pour cela, nous modifions la structure du dispositif ou nous utilisons un matériau à changement de phase alternatif. De plus, à l'aide de solutions innovantes, nous permettons aux dispositifs PCRAM de conserver l'information pendant une éventuelle étape de soudure de la puce mémoire. Enfin, nous avons conçu, développé et validé un procédé de fabrication permettant d'intégrer une diode PN de sélection en Silicium en série avec un élément résistif PCRAM, démontrant l'intérêt de ce sélecteur vertical pour être utilisées comme élément de sélection d'une cellule PCRAM intégrée au sein d'une architecture crossbar. / In the past few years, the increasing demand for high quality non-volatile memory (NVM) devices, leads to the developpment of NOR Flash and NAND Flash technologies, which are now the two main NVM players. However, because of some limitations such as performance degradation and limited cost reduction, the scaling of these technologies will reach in the next few years. Therefore, new NVM technologies are under development and among them, phase-change memory (PCM) technology has attracted strong interest and is now became one of the most promising candidates in order to replace Flash technologies, especially NOR Flash technology, and to address new memory markets, such as storage-class-memory market. However, in order to fully take their role in the memory arena, some performances of the PCM technology have to be improved. Therefore, during this PhD, we have tried to improve PCM devices electrical performances by reducing both programming currents and energy consumption while increasing high-temperature data-retention. To this extent, we have studied innovative device structure and alternative phasechange material. Moreover, using innovatives solutions, we show that our PCM devices could store data during the soldering step of the memory chipset. Finally, we have conceived, developed and validated, a process flow in order to make 1D1R PCM cell with Silicon-based vertical PN diodes, proving the relevance of this selector for PCRAM-based crossbar architecture.

Les technologies nanométriques ont réduit la fiabilité des circuits électroniques, notamment en les rendant plus sensible aux phénomènes extérieurs. Cela peut provoquer une modification des composants de stockage, ou la perturbation de fonctions logiques. Ce problème est plus préoccupant pour les mémoires, plus sensibles aux perturbations extérieures. Les codes correcteurs d'erreurs constituent l'une des solutions les plus utilisées, mais les contraintes de fiabilité conduisent à utiliser des codes plus complexes, et qui ont une influence négative sur la bande passante du système. Nous proposons une méthode qui supprime la perte de temps due à ces codes lors de l'écriture des données en mémoire, et la limite aux seuls cas où une erreur est détectée lors de la lecture. Pour cela on procède à la décontamination du circuit après qu'une donnée erronée ait été propagée dans le circuit, ce qui nécessite de restaurer certains des états précédents de quelques composants de stockage par l'ajout de FIFO. Un algorithme identifiant leurs lieux d'implémentation a également été créé. Nous avons ensuite évalué l'impact de cette méthode dans le contexte plus large suivant : la restauration d'un état précédent de l'ensemble du circuit en vue de corriger une erreur transistoire susceptible de se produire n'importe où dans le circuit. / Nanometric technologies led to a decrease of electronic circuit reliability, especially against external phenomena. Those may change the state of storage components, or interfere with logical components. In fact, this issue is more critical for memories, as they are more sensitive to external radiations. The error correcting codes are one of the most used solutions. However, reliability constraints require codes that are more and more complex. These codes have a negative effect on the system bandwidth. We propose a generic methodology that removes the timing penalty of error correcting codes during memory's write operation. Moreover, it limits the speed penalty for read operation only in the rare case an error is detected. To proceed, the circuit is decontaminated after uncorrected data were propagated inside the circuit. This technique may require restoring some past states of few storage components by adding some FIFO. An algorithm that identifies these components was also created. Then we try to evaluate the impact of such a technique for the following issue: the global state restoration of a circuit to erase all kinds of soft errors, everywhere inside the circuit.