De nos jours, la conception des systèmes sur puce devient de plus en plus complexe, et requiert des densités de mémoire sans cesse grandissantes. Pour ce faire, une forte miniaturisation des nœuds technologiques s’opère. Les mémoires non-volatiles résistives, tels que les RRAM, PC-RAM ou MRAM se présentent comme des alternatives technologiques afin d'assurer à la fois une densité suffisante et des faibles contraintes en surface, en latence, et en consommation à l’échelle nanométrique. Cependant, la variabilité croissante de ces cellules mémoires ainsi que des circuits en périphérie, tels que des circuits de lecture, est un problème majeur à prendre en considération. Cette thèse consiste en une étude détaillée et une aide à la compréhension de la problématique de variabilité appliquée aux circuits de lecture pour mémoires résistives. Elle propose des solutions d’amélioration de la fiabilité de lecture de ces mémoires. Pour ce faire, diverses études ont été réalisées : revue générale des solutions existantes d’amélioration du rendement de lecture, au niveau circuit et système ; développement d’un modèle statistique évaluant la contribution à la marge de lecture de la variabilité de chaque composante du chemin de lecture de la mémoire résistive ; analyse, caractérisation, modélisation et optimisation de l’offset d’un amplificateur de lecture dynamique pour mémoires résistives ; proposition d’architecture d’amplificateur de lecture permettant un rapport signal à offset optimum. / Nowadays, Systems on chip (SoCs) conception is becoming more and more complex and demand an ever-increasing amount of memory capacity. This leads to aggressive bit cell technology scaling. Nonvolatile resistive memories (PC-RAM, RRAM, MRAM) are promising technologic alternatives to ensure both high density, low power consumption, low area and low latencies. However, scaling lead to significant memory cell and/or memory periphery variability. This thesis aims to address variability issues in read circuitries of resistive memories and propose solutions for read yield enhancement of these memories. To this end, several sub-studies were achieved: overall review of the existing solutions for read yield enhancement, at both circuit and system level; development of a statistical model evaluating the contributions to read margin of the variability of each component of the resistive memory sensing path; analysis, characterization modelling and optimization of the offset of one particular dynamic sense amplifier for resistive memories; proposal of a sense amplifier architecture that features an optimum signal to offset ratio.

La gestion, la manipulation et le stockage de données sont aujourd’hui de réels challenges. Pour supporter cette réalité, le besoin de technologies mémoires plus efficaces, moins énergivores, moins coûteuses à fabriquer et plus denses que les technologies actuelles s’intensifie. Parmi les technologies mémoires émergentes se trouve la technologie mémoire résistive, dans laquelle l’information est stockée sous forme de résistance électrique au sein d’une couche d’oxyde entre deux électrodes conductrices. Le plus gros frein à l’émergence de tels dispositifs mémoires résistives en matrices passives à deux terminaux est l’existence d’importants courants de fuites (ou sneak paths) venant perturber l’adressage individuel de chaque point de la matrice. Les dispositifs complementary resistive switching (CRS), consistant en deux dispositifs OxRRAM agencés dos à dos, constituent une solution performante à ces courants de fuites et sont facilement intégrables dans le back-end-of-line (BEOL) de la technologie CMOS. Cette thèse a permis d’apporter la preuve de concept de la fabrication et de l’intégration de dispositifs CRS de façon 3D monolithique dans le BEOL du CMOS. / In our digital era, management, manipulation and data storage are real challenges. To support this reality the need for more efficient, less energy and money consuming memory technologies is drastically increasing. Among those emerging memory technologies we find the oxide resistive memory technology (OxRRAM), where the information is stored as the electrical resistance of a switching oxide in sandwich between two metallic electrodes. Resistive memories are really interested if used inside passive memory matrix. However the main drawback of this architecture remains related to sneak path currents occurring when addressing any point in the passive matrix. To face this problem complementary resistive switching devices (CRS), consisting in two OxRRAM back to back, have been proposed as efficient and costless BEOL CMOS compatible solution. This thesis brought the proof of concept of fabrication and 3D monolithic integration of CRS devices in CMOS BEOL.

Les mémoires non-volatiles Flash sont aujourd'hui un élément clé du développement de l'électronique portable demandant de plus en plus de capacité de stockage à bas coût (netbook, téléphones mobiles, PDA, clé USB...). Afin d'assurer son maintien pour les années à venir, il est nécessaire de poursuivre l'amélioration de cette technologie. Ainsi, l'intégration de matériaux à forte permittivité électrique (appelés : High-k) et l'utilisation de mémoires à couche de piégeage discret sont de plus en plus envisagées. Le travail de cette thèse s'inscrit dans ce contexte. Il comprend tout d'abord une étude électrique (charge fixe, piégeage, courants de fuite...) de matériaux High-k (HfO2, HfAlO, Al2O3, HfSiON) en vue de leur intégration dans les mémoires non-volatiles. Les empilements les plus prometteurs ont ensuite été intégrés dans des mémoires à nanocristaux de silicium ou à couche de piégeage nitrure. Les performances électriques ont été reliées aux propriétés matériaux des couches utilisées. L'analyse des résultats électriques ainsi que la compréhension physique des mécanismes mis en jeux a été permise par une étude de modélisation. En particulier, un modèle complet de mémoire à couche de piégeage discret a été développé.

Cette thèse se propose d’analyser le style des Mémoires de Saint-Simon, afin d’en comprendre la virulente énergie si sensible à la lecture. Inscrite dans une approche rhétorique, l’étude s’intéresse d’abord au positionnement discursif de Saint-Simon et aux fondements de la légitimité auctoriale : il s’agit d’expliquer comment, par un ensemble de dispositifs, le mémorialiste rend possible le plein épanouissement d’une rhétorique du blâme. Celle-ci se développe suivant deux orientations majeures, l’une judiciaire, l’autre épidictique, dont la variété des composantes témoigne à quel point Saint-Simon « osa tout écrire ». L’enquête se prolonge en montrant que cette rhétorique du blâme participe en réalité d’un discours de plus large portée : l’écriture, pour le mémorialiste, constitue une revanche sur l’Histoire quand toute autre prise sur l’action s’avère impossible. C’est dans cette perspective que se révèle alors dans le texte des Mémoires toute l’importance des discours rapportés et des procédés de recomposition de l’Histoire. / This dissertation aims to analyze the style of Saint-Simon’s Memoirs in order to better understand the virulent energy delivered in its reading. In keeping with a rhetorical approach, this study first focuses on the discursive position taken by Saint-Simon and the foundations of auctorial legitimacy. It is explained how, using various literary devices, the author succeeds in fully exploiting the rhetoric of blame. He accomplishes this through two rhetorical orientations – judiciary and epideictic, the variety of which attests to the fact that Saint-Simon “dared to write anything”. The investigation goes on to demonstrate that the rhetoric of blame contributes to a more significant discourse: in the absence of all other recourse, Saint-Simon views writing as a way to avenge oneself of History. It is in this vein that the importance of reported discourse and the rewriting of History is revealed in the text of Saint-Simon’s Memoirs.

Thèse numérisée par la Division de la gestion de documents et des archives de l'Université de Montréal.

Les cellules T mémoires (Tm) protègent l’organisme contre les réinfections de pathogènes qu’il a déjà combattu. Les Tm possèdent plusieurs propriétés en commun avec les cellules souches hématopoïétiques (CSH), notamment la capacité de se différencier, de s’auto-renouveler et de maintenir une population relativement constante au sein de l’organisme via des mécanismes homéostatiques. Il a été démontré que Hoxb4, un membre de la famille des facteurs de transcription Hox, était capable d’induire l’expansion des CSH in vivo et in vitro de façon rapide. Au vu de ces parallèles, nous avons posé l’hypothèse que la surexpression de Hoxb4 pourrait induire l’expansion de populations de Tm. Nous avons analysé les populations de Tm et lymphocytes T naïfs (Tn) dans les organes lymphoïdes de souris transgéniques surexprimant Hoxb4 et les avons comparées à des souris de type sauvage (wt). Alors que la fréquence des cellules T matures Hoxb4 diminuait avec l’âge, leur phénotype ainsi que leur viabilité demeuraient inchangés. Ensuite, nous avons procédé à des transplantations en compétition de Tm (CD4+CD44hi) Hoxb4 et wt chez des hôtes dépourvus de lymphocytes T (CD3-/-) dans le but d’évaluer leur contribution à la reconstitution du compartiment T après 2 mois. Au final, les Tm wt avait contribué un peu plus que les Tm Hoxb4 à la reconstitution (~60%). Des analyses fonctionnelles et phénotypiques ont montré que les Tm Hoxb4 possédaient une fonctionnalité normale, mais se distinguaient des Tm wt par la présence d’une faible population qui présentait un phénotype « mémoire central » (Tcm), conférant habituellement une longévité accrue. Les cellules des ganglions lymphatiques totaux des hôtes furent transplantées de façon sérielle chez trois générations de nouveaux hôtes. Le phénotype Tcm observés chez les Tm Hoxb4 était récapitulé chez les hôtes secondaires uniquement. Les ratios sont demeurés en faveur des Tm wt lors des deux transplantations suivantes, mais les Tm Hoxb4 ont commencé à montrer un avantage compétitif chez certains hôtes quaternaires. Une transplantation en compétition à court terme de Tm Hoxb4 et wt marqués avec un marqueur cytoplasmique ont démontré la présence chez les Tm Hoxb4 seulement d’une faible population CD62Lhi proliférant lentement. Ainsi, l’expansion préférentielle de Tcm CD4 par le biais d’une sélection ou d’une différenciation induite par la surexpression de Hoxb4 pourrait potentiellement leur permettre de maintenir un état de quiescence leur permettant de persister plus longtemps suite à des transplantations sérielles. / Memory T cells (Tm) protect the organism against reinfection from pathogens they’ve already encountered. Tm share characteristics with hematopoietic stem cells (HSC), such as the capacity to differentiate, self-renew and maintain a relatively constant population via homeostatic mechanisms. Hoxb4, a member of the Hox genes family of transcription factors, has been shown to expand HSCs rapidly in vivo and in vitro. Thus, drawing from these parallels we hypothesise that Hoxb4 overexpression could lead to expansion of Tm populations. Tm and naïve T cell (Tn) populations were analysed in the lymphoid organs of young and aged transgenic mice overexpressing Hoxb4 in comparison with wild type (wt) mice. While the frequencies of mature Hoxb4 T cells in lymphoid organs seemed to decline with age, the phenotype or the cell viability remained unaffected. Next, CD4+CD44hi Hoxb4 Tm were transferred into T cell deficient (CD3-/-) hosts in competition with wt CD4+CD44hi Tm and evaluated for their contribution to T cell reconstitution after 2 months. Engraftment of wt Tm in secondary lymphoid organs was slightly higher than Hoxb4 Tm (~60%). Functional assays and phenotypic analysis showed that Hoxb4 Tm exhibited normal functionality, but in contrast to wt Tm, a fraction of Hoxb4 Tm exhibited a more central memory (Tcm) phenotype, indicative of a longer lifespan. Total lymph nodes from hosts were serially re-transplanted for three generations. The Tcm phenotype of the Hoxb4 Tm present in the primary hosts was recapitulated in the secondary but not in the tertiary hosts. The ratios remained in favor of the wt Tm after two subsequent expansion rounds, but Hoxb4 Tm showed a competitive advantage over wt Tm in some quaternary hosts. Cell tracking of a short term transplantation of Hoxb4 and wt Tm in competition exposed a small population of CD62Lhi cells displaying slow proliferation in the Hoxb4 Tm only. Thus preferential CD4+ Tcm expansion by selection or differentiation could potentially allow Hoxb4 Tm to persist longer following serial transplantations due to a more quiescent state.

Le sujet de cette thèse concerne la dynamique auto-entretenue excitée par transfert de spin de vortex couplés, dans des structures de type nano-piliers vannes de spin (Py/Cu/Py). Un premier objectif a été de comprendre les processus de transport polarisé en spin et de transfert de spin associés à des configurations d’aimantation fortement non-homogènes. Cette étude a permis d‘identifier et ainsi de précisément contrôler les configurations magnétiques à base de vortex, et en particulier d’observer l’influence du transfert de spin sur les mécanismes de renversement du cœur de vortex. En combinant des calculs analytiques et des simulations micro-magnétiques, nous avons également pu déterminer les conditions sur les paramètres relatifs des deux vortex (chiralités et polarités) pour obtenir des oscillations gyrotropiques couplées auto-entretenues de deux vortex dans un pilier unique. Un cas très intéressant est prévu pour les piliers de plus grands diamètres (typiquement supérieurs à 200nm) pour lesquels le courant critique est réduit potentiellement à zéro. Les résultats expérimentaux confirment les prédictions sur l’existence d’une dynamique couplée de vortex, avec des largeurs de raies atteignant 200kHz, un record à champ nul (soit un facteur de qualité Q ≈ 5000, un ordre de grandeur plus grand que pour les auto-oscillations de vortex unique) et diminuant même jusqu’à 50kHz sous champ extérieur. Un second objectif de ce travail a été l’étude de la synchronisation de deux auto-oscillateurs à transfert de spin à base de vortex. Nous avons démontré que le verrouillage des phases par couplage dipolaire de deux oscillateurs identiques peut être théoriquement obtenu indépendamment des paramètres des deux vortex. Toutefois un couplage trois fois plus important est prévu dans le cas de vortex de polarités opposées. Du point de vue expérimental, des premiers résultats ont permis de démontrer une faculté de synchronisation de deux oscillateurs présentant un écart en fréquence atteignant jusqu'à 10% de leurs fréquences d'auto-oscillation. Ce travail de thèse, qui s’inscrit dans l’effort de recherche mené pour améliorer les performances rf des nano-oscillateurs à transfert de spin, a permis d’illustrer que l’excitation de modes d’aimantations couplées est une voie à poursuivre dans le but d’aboutir à des largeurs de raies de plus en plus faibles. / My PhD work is dedicated to the spin transfer induced self-sustained dynamics of two coupled vortices, in nano-pillars spin-valves structures (Py/Cu/Py). A first objective was to understand the spin-polarized transport processes as well as spin transfer mechanisms associated to highly non-homogeneous magnetic configurations. This study allows me to identify and then precisely tune the vortex based magnetic configurations, and notably to observe the influence of spin transfer on reversal mechanisms of the vortex core. Combining analytical calculations and micro-magnetic simulations, we determine the conditions on relative parameters for the two vortices (chiralities and polarities) necessary to obtain self-sustained gyrotropic oscillations of the coupled vortices in a single pillar. A very interesting case is predicted for the pillars with larger diameters (typically over 200nm) for which the critical current is reduced to zero. The experimental results confirm the predictions that a coupled dynamics exists with linewidths as narrow as 200kHz, that is a record at zero field (corresponding to a quality factor Q ≈ 5000, an order of magnitude over the self-sustained oscillations of a single vortex), and even down to 50kHz under external field.A second objective was to investigate the synchronization of two vortex based spin transfer oscillators. We demonstrate theoretically that the phase locking through dipolar coupling of two identical oscillators can be achieved for any parameters of the two vortex. However, the coupling is three times stronger when vortices have opposite core polarities. From an experimental point of view, the synchronization capability for two oscillators having a frequency mismatch reaching up to 10 % of the auto-oscillation frequency has been demonstrated. This work, being part of the research effort made to improve the rf properties of spin transfer nano-oscillators emphasizes how the excitation of coupled magnetizations modes is important to reach lower and lower linewidths.

Les mémoires non-volatiles à grille flottante sont utilisées pour le stockage d'information sous la forme d'une charge électrique contenue dans la grille flottante d'un transistor. Le comportement de ces dispositifs mémoire est fortement lié aux propriétés de leur oxyde tunnel, qui permet à la fois le passage de cette charge lors d'opérations de programmation ainsi que sa rétention en l'absence d'alimentation électrique. Au cours de ce travail, des mesures de courant tunnel ont été réalisées sur des capacités semiconducteur-oxyde-semiconducteur de grande surface représentatives de la zone d'injection des cellules mémoire. L'application de pulses courts sur la grille de ces structures de test, au cours desquels le courant peut être mesuré en temps réel, a permis de mettre en évidence les principales propriétés transitoires et stationnaires pouvant affecter le fonctionnement des dispositifs mémoire. L'effet de la dégradation des oxydes tunnel, qui impacte le comportement des cellules mémoire lors des opérations de programmation et de la rétention, a été observé et interprété dans le cas d'un stress à tension constante. Les résultats obtenus sur les capacités de grande surface ont pu être utilisés dans le cadre d'une modélisation de cellules EEPROM. / Floating gate non-volatile memory devices are used to store data under the form of an electric charge contained in the floating gate of a transistor. The behavior of these memory devices is strongly linked to the properties of their tunnel oxide, which allows the transit of this charge during write/erase operations as well as its retention while the transistor is not polarized. During this work, tunneling current measurements have been performed on large area semiconductor-oxide-semiconductor capacitors that are representative of the injection zone of memory cells. The application of short pulses to the gates of these test structures, during which the current can be measured as a function of time, allowed the observation of the main transient and steady-state properties that can affect the functioning of memory devices, The effect of tunnel oxide degradation, which impacts the behavior of memory cells during write/erase operations as well as data retention, has been observed and interpreted in the case of a constant voltage stress. The results obtained on large area capacitors have been used to model EEPROM cells.

De nos jours, l'essor des produits électroniques nomades requièrent une capacité de stockage de données croissante et imposent la fabrication de composants mémoire performants, denses et fiables. Cela implique une grande robustesse des cellules mémoires élémentaires dont les dimensions caractéristiques sont régulièrement réduites. L'objectif principal de la thèse est d'appréhender les mécanismes de claquage d'oxydes minces voire ultraminces intégrés dans des empilements métal/oxyde/semiconducteur. Un intérêt particulier a été porté à la croissance d'îlots cristallins épitaxiés se formant lors de certaines sollicitations électriques et associée aux mécanismes de DBIE (Dielectric Breakdown Induced Epitaxy). L'étude des différents dispositifs (cellules mémoires à grille continue ou discrète, transistors, condensateur) a permis de proposer des corrélations entre la défaillance électrique de ces dispositifs et les défauts microstructuraux générés. Ce travail a été réalisé selon une méthodologie intégrant (i) la sollicitation électrique ; (ii) une préparation d'échantillons adaptée ; (iii) l'identification, l'observation et la caractérisation des défauts par microscopie électronique en transmission (TEM). L'ensemble des études menées a permis d'isoler deux paramètres électriques principaux ayant un rôle prépondérant sur la formation d'îlots de silicium épitaxiés, en lien avec le mécanisme de DBIE : la charge injectée et le courant de compliance. Ces deux paramètres apparaissent comme des facteurs limitant l'emballement thermique qui conduit, en général, à un claquage diélectrique franc de l'oxyde et semblent, par conséquent, retarder la défaillance irréversible d'un dispositif. / Nowadays, the microelectronic industry had to take up ambitious challenges to satisfy the strong economic demand because of the mobile electronic products booming like smartphones, tablets, or more recently "phablets". These high added value products requires the growth of data storage capacity and, subsequently, to produce high-performance, dense and reliable components. That implies a great cell memories robustness whose critical dimensions are regularly reduced. In this context, the thesis issue is to better understand the breakdown mechanisms of the thin and ultra-thin oxides embedded in metal/oxide/semiconductor stacks. Actually, epitaxial growth of crystalline silicon hillocks was pinpointed. These hillocks grown under electrical stresses and were associated to DBIE mechanisms (Dielectric Breakdown Induced Epitaxy). Device studies allowed to correlate electrical stress conditions and microstructural defects thanks to a 3-steps methodology : (i) electrical stresses leading to microstructural defects ; (ii) sample preparation including defect localization and extraction ; (iii) identification, observation and characterization of defects by transmission electron microscopy (TEM). Two main electrical parameters were identified with factors responsible for hillocks growth linked to DBIE : the injected charge and the compliance current. These parameters seem to limit the thermal runaway inducing hard breakdown. Consequently, it is possible that delays the irreversible device degradation. In addition, hillocks seem to grow preferentially under polysilicon grain boundaries over the SiO2/Si stacks.

Les mémoires à nanocristaux de silicium sont considérées comme l'une des solutions les plus intéressantes pour remplacer les grilles flottantes dans les mémoires Flash pour des applications de mémoires non-volatiles embarquées. Ces nanocristaux sont intéressants pour leur compatibilité avec les technologies de procédé CMOS, et la réduction des coûts de fabrication. De plus, la taille des nanocristaux garantie un faible couplage entre les cellules et la robustesse contre les effets de SILC. L'un des principaux challenges pour les mémoires embarquées dans des applications mobiles et sans contact est l'amélioration de la consommation d'énergie afin de réduire les contraintes de design de cellules. Dans cette étude, nous présentons l'état de l'art des mémoires Flash à grille flottante et à nanocristaux de silicium. Sur ce dernier type de mémoire une optimisation des principaux paramètres technologiques a été effectuée pour permettre l'obtention d'une fenêtre de programmation compatible avec les applications à faible consommation d'énergie. L'étude s'attache à l'optimisation de la fiabilité de la cellule à nanocristaux de silicium. On présente pour la première fois une cellule fonctionnelle après un million de cycles d'écriture et effacement dans une large gamme de températures [-40°C;150°C], et qui est capable de retenir l'information pendant dix ans à 150°C. Enfin, une analyse de la consommation de courant et d'énergie durant la programmation montre l'adaptabilité de la cellule pour des applications à faible consommation. Toutes les données expérimentales ont été comparées avec les résultats d'une cellule standard à grille flottante pour montrer les améliorations apportées. / The silicon nanocrystal memories are one of the most attractive solutions to replace the Flash floating gate for nonvolatile memory embedded applications, especially for their high compatibility with CMOS process and the lower manufacturing cost. Moreover, the nanocrystal size guarantees a weak device-to-device coupling in an array configuration and, in addition, for this technology it has been shown the robustness against SILC. One of the main challenges for embedded memories in portable and contactless applications is to improve the energy consumption in order to reduce the design constraints. Today the application request is to use the Flash memories with both low voltage biases and fast programming operation. In this study, we present the state of the art of Flash floating gate memory cell and silicon nanocrystal memories. Concerning this latter device, we studied the effect of main technological parameters in order to optimize the cell performance. The aim was to achieve a satisfactory programming window for low energy applications. Furthermore, the silicon nanocrystal cell reliability has been investigated. We present for the first time a silicon nanocrystal memory cell with a good functioning after one million write/erase cycles, working on a wide range of temperature [-40°C; 150°C]. Moreover, ten years data retention at 150°C is extrapolated. Finally, the analysis concerning the current and energy consumption during the programming operation shows the opportunity to use the silicon nanocrystal cell for low power applications. All the experimental data have been compared with the results achieved on Flash floating gate memory, to show the performance improvement.