Cette thèse, effectuée en collaboration entre le CEMES-CNRS, le laboratoire Satie (ENS Cachan) et NXP Semiconductors est motivée par la compréhension des mécanismes de défaillance des dispositifs MOSFET pour les applications dans l'industrie automobile. Un facteur limitant de la fiabilité à long terme des modules de puissance basse tension est le vieillissement électrothermique et/ou thermo-mécanique des parties métalliques de la source: métallisation en aluminium (ou alliage) et fils de connexion. A cause de la différence de coefficient de dilatation thermique entre la métallisation les oxydes et le substrat semi-conducteur, la température atteinte pendant les cycles de fonctionnement (quelques centaines de degrés), induit une déformation plastique inévitable dans le métal, qui est le matériau le plus mou dans l'architecture complexe du MOSFET. Nous avons caractérisé la microstructure métallique avant et après les tests de vieillissement électrothermique accélérés, en utilisant des techniques spécifiques du domaine de la métallurgie physique: microscopie électronique et ionique, cartographie d'orientation de grains et de la composition chimique. Pour la première fois, la métallisation de la source a été caractérisée sous les fils de connexion, qui sont cent fois plus épais que la métallisation. Cet emplacement est critique pour la fiabilité du composant, car le processus de soudure par ultrasons induit une déformation plastique importante qui peut affaiblir la métallisation initiale avant le vieillissement. Ceci est peu étudié dans la littérature en raison de la difficulté à accéder à la métallisation sous les fils sans altérer leur interface, souvent endommagée et fragilisée dans les modules vieillis. Nous avons mis en place des méthodes de préparation d'échantillon, basées sur le polissage ionique, pour étudier cette interface, sans introduire d'artefacts de préparation. Le processus de soudure à froid induit une déformation plastique sévère et non uniforme dans la métallisation sous les fils sans parvenir à recréer un bon contact électrique: de petites cavités et des résidus d'oxyde natif, ont été systématiquement observés à l'interface Al / Al, dans tous les modules analysés, avant et après vieillissement. Le mécanisme principal de défaillance des modules est la génération et la propagation de fissures de fatigue dans l'aluminium, associée à une oxydation locale qui empêche la fermeture de ces fissures. Sous et en dehors des fils de connexion, ces fissures traversent la métallisation perpendiculairement à la surface jusqu'au substrat en silicium en suivant les joints de grains. Cette fissuration est due à la diffusion intergranulaire accélérée des atomes d'aluminium. Dans la zone de soudure, le phénomène de fissuration parallèle à l'interface est favorisé par les imperfections initiales (cavités, oxyde). Les expériences de tomographie ionique ont montré que ces fissures sont confinées à l'interface fil-métal et ne se propagent pas dans le fil malgré sa plus faible résistance mécanique (Al pur, structure à grains plus grands). La propagation de la fissure le long de l'interface Al/Al peut provoquer une diminution du contact entre le fil et la métallisation de la source et éventuellement son décollement. Les fissures dans le métal source peuvent expliquer l'augmentation locale de la résistance et de la température du module qui accélère le processus de vieillissement jusqu'à l'échec. Cette étude a établi de nouvelles techniques dédiées et des méthodes de quantification pour évaluer le vieillissement des parties métalliques des modules MOSFET. La caractérisation complète de l'interface soudée, intrinsèquement défectueuse et la dégradation de la métallisation pendant le vieillissement électrothermique ouvrent la voie à l'amélioration possible les technologies actuelles et au développement potentiel de nouveaux procédés. / This thesis, a collaboration between CEMES-CNRS, Satie laboratory (ENS Cachan) and NXP Semiconductors is motivated by the comprehension of the failure mechanisms of low voltage power MOSFET devices produced for ap- plications in the automotive industry. A limiting factor for the long-term reliability of power modules is the electro- thermal and/or thermo-mechanical aging of the metallic parts of the source: Al metallization and bonding wires. At the temperature reached during the on-off operating cycles (few hundred degrees), the difference in the coefficient of thermal expansion between the metallization and the oxide and semicon- ductor parts induces an inevitable plastic deformation in the metal, which is the softest material in the complex MOSFET architecture. We have characterized the metal microstructure before and after accelerated electro-thermal aging tests, by using specific techniques from the field of the physical metallurgy: electron and ion microscopy, grain orientation and chem- ical composition mapping. For the first time the source metallization has been characterized both away and under the bonding connections, which are one hundred times thicker than the metallization layer. The latter is a critical loca- tion for the reliability assessment because the ultrasonic bonding process may weaken the initial metallization microstructure by adding an important plas- tic deformation prior to aging. This is, however, poorly stated in the literature because of the difficulty to access the metallization under the wires without damaging their bonding, which is known to be particularly weak in case of aged modules. In order to investigate the wire-metallization interface, we have set up origi- nal sample preparations, based on ion polishing, that allowed us to disclose the metallization under the bonding wires without introducing preparation artifacts in the microstructure. The bonding process induces a severe and non- uniform plastic deformation in the metallization under the wires without re- creating a good electrical contact: small cavities and native oxide residues, have been systematically observed at the Al/Al interface, in all the analyzed mod- ules, before and after aging. The main mechanism behind the device failure is the generation and propa- gation of fatigue cracks in the aluminum metallization, associated to a local Al oxidation that prevents these crack from closing. Away and under the wire bonds, they run perpendicularly from the surface down to the silicon substrate following the grain boundaries, due to an enhanced intergranular diffusion of aluminum atoms. In the bonding area, the phenomenon of parallel cracking is favored by the initial imperfections in the wire-metallization bonding. Ion to- mography experiments have shown that these cracks are confined to the wire- metal interface and do not propagate in the wire despite its lower strength (pure Al, larger grain structure). Crack propagation along the Al/Al interface can cause a contact reduction between the wire and the source metallization and eventually its failure. Such discontinuities in the metal can explain the lo- cal increase in the device resistance and temperature that accelerates the aging process until failure. This study settled new, dedicated techniques and quantification methods to as- sess the aging of the metal parts of MOSFET devices. The full characterization of the intrinsically defective interface generated by the bonding process and the metallization degradation during electro-thermal aging indicated paths to possible improvements of current technologies and potential developments of new processes.

Cette thèse s’est focalisée sur le développement et l’optimisation de techniques de métallisation électrochimique permettant le dépôt de métaux conducteurs, l’argent et le cuivre, par voie électrolytique ou par la technique dite LIP (Light-Induced Plating). Deux approches ont été abordées pour l’élaboration des contacts en face avant : l’épaississement de contacts sérigraphiés d’une part, et la réalisation de contacts entièrement par voie électrochimique sans recours à la sérigraphie. Pour cette dernière solution, le dépôt d’une couche d’accroche avant l’étape d’épaississement est nécessaire afin d’assurer une résistivité de contact faible, une bonne adhérence et une bonne sélectivité au travers de la couche anti-reflet. Ces objectifs ont été atteints grâce à la mise en œuvre et l’optimisation de dépôts electroless de nickel-phosphore (NiP), y compris sur émetteur peu dopé. Les investigations menées ont également permis une meilleure compréhension des mécanismes de formation du contact NiP/Si. La faisabilité des techniques de dépôt électrochimique a été démontrée pour diverses applications: cellules avec contacts électrochimiques NiP/Ag en face avant, cellules de type n, épaississement de contacts fins sérigraphiés… Des résultats très prometteurs d’amélioration de facteur de forme FF et de rendement η ont été obtenus et permettent d’envisager une ouverture potentielle vers de nouvelles structures de cellules photovoltaïques à haut rendement : cellules à émetteur peu dopé, cellules à émetteur sélectif avec ouverture laser de la couche anti-reflet, cellules à contacts arrières…. / This thesis is focused on the development and the optimization of electrochemical metallization techniques allowing the deposition of conductive metals, silver and the copper, by electrolytic deposition or by lip (light-induced plating). Two approaches were studied to realize the front side contacts of silicon solar cells: the thickening of screen-printed contacts and the fabrication of contacts completely by electrochemical deposition without screen-printing. For this solution, the deposition of a seed layer before thickening is necessary to insure a low contact resistivity, a satisfying adhesion and selectivity through the anti-reflection coating. These objectives were reached thanks to the optimization of electroless nickel-phosphorous (nip) deposits, including on low doped emitter. The investigations also allowed a better understanding of the NiP/Si contact formation mechanisms. The feasibility of electrochemical deposition techniques was demonstrated for various applications : cells with electrochemical front side contacts NiP/Ag, type n cells, thickening of fine line screen-printed contacts… very promising results of fill factor ff and efficiency improvement were obtained and allow to realize new structures of high efficiency photovoltaic cells : cells with low doped emitter, cells with selective emitter and with laser ablated anti-reflection coating, rear contact cells…

Les dispositifs interconnectés moulés (« Molded Interconnected Devices », MID) sont constitués de supports polymères avec des pistes métalliques déposées à leur surface. Les objectifs de la thèse ont été d'optimiser les traitements de surface de polymères d'origine industrielle étudiés dans le contexte des MID pour obtenir des dépôts par métallisation electroless présentant une bonne adhérence. De plus, des procédés innovants de localisation de tels dépôts métalliques ont été développés. Durant ces travaux, la fonctionnalisation par plasma micro-ondes sous différentes atmosphères azotées et sous différentes conditions a été étudiée pour obtenir l'adsorption d'espèces palladiées (catalyseurs universels de la réaction de métallisation electroless). Des plans d'expériences ont été mis en oeuvre pour identifier un protocole type, développé sur PA12, pour obtenir des dépôts adhérents (Ni, Cu). Cette méthode a pu être globalement transposée avec succès sur d'autres polymères d'origine industrielle (ABS/PC, LCP). La seconde partie des travaux a consisté à développer des protocoles originaux basés sur des colloïdes de palladium directement synthétisés en surface d'un tampon en PDMS (lithographie douce) pour la réalisation de motifs métalliques par des procédés « top-down » et « bottomup ». Des analyses de surface AFM, SEM, TEM, XPS, ToF-SIMS et de mouillage ont permis de caractériser les différentes modifications de surface. Ces protocoles ont permis la réalisation de motifs métalliques MID adhérents jusqu'à 15 μm d'épaisseur et des motifs submicrométriques à haute résolution et haute densité avec des caractéristiques non encore obtenues à ce jour via cette technologie / Molded Interconnected Devices (MID) consist in polymer based substrates with metal tracks at their surface. The aim of this thesis was to optimize surface treatments applied to industrial polymers intended for MID applications, in order to obtain electroless metal coatings exhibiting a high practical adhesion. Furthermore, innovative processes to localize these metal coatings were developed. In this work, surface functionalization based on various operating parameters of microwave plasma using various nitrogen-based atmospheres were studied to obtain palladium (universal catalyst for electroless metallization) adsorption. Designs of experiments were used to identify an optimal set of parameters for PA12 surface treatment to obtain adherent metal coatings (Ni, Cu). These conditions were overall successfully transferred to other industrial polymers (ABS/PC, LCP). The second part of this work consisted in the development of innovative processes based on the use of palladium colloids directly synthetized at the surface of PDMS stamps (soft lithography) to achieve localized metallization using bottom-up and top-down approaches. AFM, SEM, TEM, XPS, ToF-SIMS and wettability measurements allowed to characterise the various surface modifications. These processes made possible 15 μm thick MID metal patterns with satisfactory practical adhesion as well as high resolution and high density sub-micrometric patterns with unseen properties for this technology

This thesis is concerned with image picture analysis, especially with images obtained by diagnostic LBIC method. The individual defects occuring on solar cells are described in theoretical part, including methods which serve for making referential image. Furthermore, the creation of difference image is analysed, from whom the interferences will be evaluated. The aim of practical part is to focus on generation of algorithms which investigate the defects, and the description of application for program control is described in conclusion.

The submitted work deals with the methods for manufacturing and analysis of contacts on crystalline silicon solar cells. It is focused on selective processes for the production of solar cells metal contacts. The masking feature of silicon nitride is used for selective silicon etching, selective phosphorus diffusion and selective electro-less nickel deposition. Properties of metal contacts precursors are investigated using optical microscopy and their electrical properties using methods based on a four-point probe method. Results are used for the manufacturing of silicon, solar cell with an innovative type of the structure of the front side metallization: chemical nickel, conductive adhesive and copper wire. This approach allows to reduce shading of the front area of PV cells with the ability to avoid usage of busbars. The another advantage of this approach is in replacement of costly silver in at least 2/3 cross section of the front side metallization. Selective ablation of silicon nitride layer was conducted by means of IR laser beam.

The beginning of this thesis is dedicated to polymeric materials, which include plastics an composites. Plastics are shortly divided into two groups, thermoplastics and thermosets. The following part is the use of plastics and composites in traffic industry and briefly this work focuses on techniques of recycling of this materials. This work also focuses on the techniques of thin film deposition, electroless plating, electrodeposition as well and plating in the vacuum environment. special techniques of thin film deposition are also mentioned shortly. The coatings of polymer including cleaning and surface activation is introduced using various techniques including plasma treatment. The surface treatment of polyetheretherketone (PEEK) is included too. The final part describes performed experiments and discussion of results.

No description available.

Les objectifs de la thèse sont d’élaborer des systèmes d’instrumentation électronique qui permettent une analyse et un diagnostic fins de l’état d’intégrité et du processus de vieillissement des composants de puissance à semi-conducteur. Ces travaux visent à évaluer la variation de la conductivité de la métallisation à l’aide de capteurs à Courant Foucault (CF) mais aussi à estimer l’effet du vieillissement des puces et de leur assemblage sur la distribution de courant dans les puces afin de mieux comprendre les mécanismes de défaillance. Des éprouvettes simplifiées mais également des modules de puissance représentatifs ont été vieillis par les cyclages thermique. Les capteurs développés ont été utilisés afin, d’une part de suivre le vieillissement, mais aussi d’autre part afin de comprendre l’effet de ce vieillissement sur le comportement des puces de puissance. Un banc d’instrumentation dédié a été élaboré et exploité pour la mesure locale de la conductivité électrique par le capteur à courants de Foucault, et l’estimation de la distribution de courants à partir de la mesure de cartographies de champ magnétique par capteurs de champ, ou à partir de la cartographie de la distribution de tension sur la métallisation de source. Ce banc a permis en premier lieu d’évaluer la pertinence et les performances de différents types de capteurs exploitables. Le travail s’est également appuyé sur des techniques de traitement de signal, à la fois pour estimer de manière quantitative les informations de conductivité des métallisations issues des capteurs à courant de Foucault, mais aussi pour l’analyse de la distribution de courant à partir des informations fournies par des capteurs de champ magnétiques. Les modèles utilisés exploitent des techniques de modélisation comportementale (le modèle approché de « transformateur analogique » modélisant capteurs à CF ou bien d’inversion de modèle semi-analytique dans le cas l’estimation de la distribution de courant). Les résultats obtenus à partir de ces modèles nous permettrons, d’une part de mieux comprendre certains mécanismes de défaillance, mais également de proposer une implantation et des structures de capteurs pour le suivi « in situ » de l’intégrité des composants. / This thesis is dedicated to develop electronic instrumentation systems that allow to analyse the ageing process and to make a diagnosis the failure mechanisms of power semiconductor device. The research objectives were to evaluate the electrical conductivity variation of metallization layer using the eddy current technique but also to estimate the ageing effect of the semiconductor dies and their module packaging on the current distribution in the die, to better understand the mechanism failures. The specimens simplified and the power semiconductor modules were aged by thermal cycles. The various sensors have been used (eddy current sensor, Hall sensor), to follow the ageing process, and to understand the ageing effect on the power semiconductor die. The experimental instrumentation system has been developed and used, to realize the non destructive evaluation by the eddy current technique on the metallization layer and to measure the map of magnetic field induced above the die by the magnetic sensor, the potential distribution. In the first time, this system allowed to evaluate the relevance and the performance of different type sensors used for the local measure on the electrical conductivity by eddy current sensors and on the currents distribution by Hall sensors or the potential distribution of the source metallization layer. This work was also supported by the signal processing techniques. To estimate quantitatively the electrical conductivity of metallization layer by the eddy current sensors, a model using the two-winding transformer analogy simulate the electromagnetic interaction between the sensor and the conducting plate. And, the current distribution from the measured data is given by inverting a mesh-free modeling of the induced magnetic field. The results obtained from these models can allow us to firstly understand certain failure mechanisms, but also to propose the integrated circuit with the sensors for monitoring "in situ" the state ageing of power semiconductor device.

Aufgrund der höheren elektrischen Leitfähigkeit und des größeren Widerstandes gegen Elektromigration im Vergleich zum Aluminium wird seit einigen Jahren Kupfer als Leitbahnmaterial in der Mikroelektronik eingesetzt. Da Kupfer jedoch eine hohe Beweglichkeit in den für die Halbleitertechnologie relevanten Werkstoffen aufweist, sind zur Verhinderung einer Diffusion effektive Barrieren notwendig. Dabei muss die u. a. geforderte hohe thermische Stabilität der Barrierematerialien auch im Zuge der fortschreitenden Miniaturisierung der mikroelektronischen Bauelemente und damit der Reduzierung der Barriereschichtdicken sichergestellt sein. Im Rahmen der Arbeit wurden mittels Magnetron-Sputtern neben Ta- und TaN-Einfachschichten sowie Ta-TaN-Mehrfachschichten auch Ta-Si-N-Einfachschichten jeweils mit und ohne Cu-Metallisierung sowohl auf blanke als auch auf thermisch oxidierte Si-Scheiben abgeschieden. Die Dicken der Barriereeinzelschichten und die der Cu-Schichten betrugen 10 nm bzw. 50 nm. Die Beurteilung der Barrierestabilität sowie die Charakterisierung der Ausfallmechanismen erfolgten nach Wärmebehandlungen durch den kombinierten Einsatz von Röntgenstreumethoden, spektroskopischen sowie mikroskopischen Analyseverfahren. In Abhängigkeit von ihrer Zusammensetzung und damit von der Mikrostruktur im Ausgangszustand finden für die zwischen Kupfer und SiO2 abgeschiedenen Diffusionsbarrieren unterschiedliche Prozesse während thermischer Belastungen statt. Bei den mehrstufigen Ta-TaN-Barrieren setzt bereits bei T = 300 °C eine Umverteilung von Stickstoff ein, die bei T = 500 °C in der Bildung von Ta2N-Kristalliten resultiert. Im Fall der Ta-Si-N-Barrieren führt die vorhandene Cu-Metallisierung zu einer an der Cu/Barriere-Grenzfläche beginnenden Kristallisation. Dabei hängen sowohl deren Einsatzzeitpunkt während einer bei konstanter Temperatur durchgeführten Wärmebehandlung als auch das entstehende Kristallisationsprodukt von der Barrierezusammensetzung ab. Im Zuge der Kristallisation erfolgt die vollständige Zerstörung der ursprünglichen Schichtintegrität, so dass Kupfer in unmittelbaren Kontakt zum SiO2-Substrat gelangt. Der sensitive Nachweis einer Cu-Diffusion durch die Barriere erfolgte einerseits durch die Charakterisierung von Cu/Barriere/SiO2/Si-Systemen mit Hilfe spurenanalytischer Methoden und andererseits durch die Untersuchung von Proben mit geändertem Aufbau. Durch Abscheidung der Barrieren zwischen Kupfer und Silizium ist mittels Röntgenbeugung die nach Diffusion von Cu-Atomen ins Substrat einsetzende Bildung von Cu3Si detektierbar. Mit den kritischen Temperaturen für die Bildung dieses Kupfersilizids erfolgte die vergleichende Bewertung der thermischen Stabilitäten der Barrieren. Werden die dünnen Ta-basierten Schichten zusätzlich bezüglich ihres spezifischen elektrischen Widerstandes beurteilt, so stellt sich eine Ta56Si19N25-Diffusionsbarriere als am geeignetsten für den Einsatz in Cu-Metallisierungssystemen heraus. Die mikrostrukturellen Untersuchungen gestatten Aussagen zu den Versagensmechanismen der einzelnen Barrieren. Für die Ta-TaN-Mehrfachschichten wird durch die einsetzende Stickstoffumverteilung und die sich anschließende Ta2N-Bildung bereits frühzeitig die stabile Mikrostruktur der TaN-Schicht zerstört. Während für Ta-Si-N-Schichten mit einem N-Gehalt von bis zu 25 at.% eine Cu-Diffusion ins Substrat erst nach vorzeitiger Barrierekristallisation beobachtet wird, erfolgt sie im Fall der stickstoffreichen Ta-Si-N-Barrieren in einem Zustand, für den mittels Röntgenbeugung eine Kristallisation noch nicht nachweisbar ist. Die Untersuchung der Abhängigkeit der sich während des Cu-Schichtwachstums bzw. einer nachträglichen Wärmebehandlung ausbildenden Cu-Texturkomponenten von der chemischen Zusammensetzung der Unterlage erfolgte mittels röntgenographischer Texturanalyse. Zur Diskussion der beobachteten Vorzugsorientierungen wurde das Modell des zweidimensionalen Kornwachstums in dünnen Schichten herangezogen.

Copper films with a thickness in the nanometer range are required as seed layers for the electrochemical Cu deposition to form multilevel interconnects in ultralarge-scale integrated (ULSI) electronic devices. Continuously shrinking device dimensions and increasing aspect ratios of the dual-damascene structures in the copper-based metallization schemes put ever more stringent requirements on the films with respect to their conformality in nanostructures and thickness homogeneity across large wafers. Due to its intrinsic self-limiting film growth characteristic, atomic layer deposition (ALD) appears appropriate for homogeneously coating complex substrates and to replace conventional physical vapor deposition (PVD) methods beyond the 32 nm technology node. To overcome issues of direct Cu ALD, such as film agglomeration at higher temperatures or reduced step coverage in plasma-based processes, an ALD copper oxide film may be grown under mild processing conditions, while a subsequent reduction step converts it to metallic copper. In this poster, which was presented at the AVS 9th International Conference on Atomic Layer Deposition (ALD 2009), held in Monterey, California from 19 to 22 July 2009, we report detailed film growth studies of ALD copper oxide in the self-limiting regime on SiO2, TaN and Ru. Applications in subsequent electrochemical deposition processes are discussed, comparing Cu plating results on as-deposited PVD Ru as well as with PVD and reduced ALD Cu seed layer.