• Refine Query
  • Source
  • Publication year
  • to
  • Language
  • 5
  • 4
  • Tagged with
  • 8
  • 4
  • 3
  • 3
  • 3
  • 3
  • 3
  • 3
  • 2
  • 2
  • 2
  • 2
  • 2
  • 2
  • 2
  • About
  • The Global ETD Search service is a free service for researchers to find electronic theses and dissertations. This service is provided by the Networked Digital Library of Theses and Dissertations.
    Our metadata is collected from universities around the world. If you manage a university/consortium/country archive and want to be added, details can be found on the NDLTD website.
1

Intégration sur silicium de solutions complètes de caractérisation en puissance de transistor HBT en technologie BiCMOS 55 nm à des fréquences au-delà de 130 GHz / Integration of in situ solutions for power characterization of HBT transistor in 55 nm BiCMOS technology beyond 130 GHz

Bossuet, Alice 20 March 2017 (has links)
L’évolution des technologies silicium rend aujourd’hui possible le développement de nombreuses applications dans les domaines millimétriques tels que pour les systèmes de communication à très haut débit. Cette évolution se caractérise par une croissance des performances en fréquence des transistors disponibles dans ces technologies et nécessite la mise en place d’outils de mesure performants pour valider la modélisation et l’optimisation technologique de ces dispositifs. La caractérisation load-pull est une méthode incontournable pour modéliser le comportement en fort signal des transistors. En bande G [140-220 GHz], l’environnement de mesure classiquement disponible n’a plus les performances requises pour ce type de caractérisation compte tenu des pertes dans les accès au dispositif sous test. Ce travail de thèse a pour objectif de lever ce verrou en proposant de réaliser, en technologie BiCMOS 55 nm de STMicroelectronics, un banc load-pull entièrement intégré sur silicium afin d’être au plus près du dispositif à caractériser. Le mémoire est articulé autour de quatre chapitres. Le premier chapitre présente l’état de l’art de l’instrumentation actuellement disponible pour la caractérisation en puissance aux fréquences millimétriques et leurs limitations. Le second chapitre détaille la conception et la caractérisation des blocs constituant le banc intégré : le tuner et la source MMW de puissance. Le troisième chapitre décrit la réalisation et les performances du détecteur de puissance. Enfin, le quatrième chapitre présente le banc complet et son application à la caractérisation en bande G d’un dispositif bipolaire disponible dans la technologie BiCMOS 55 nm. / The evolution of silicon technologies now makes possible the development of many applications in the millimeter areas such as high speed communication systems. The evolution of these silicon technologies is characterized by the increase of the transistor performances with the frequency that requires the development of efficient radiofrequency measurement tools for accurate modeling of active components or the optimization of integrated circuits. In this framework, the load-pull characterization is an essential method to model the behavior of transistors in nonlinear region. In the G Band, the classical measurement environment typically available has not the required performance for this kind of characterization due to the losses in the accesses to the device under test. The aim of this thesis is to lift this lock by offering, in the STMicroelectronics BiCMOS 55 nm technology, a fully integrated load-pull characterization bench on silicon in order to be as close as possible to the device to characterize. The thesis manuscript is divided into four chapters. The first chapter presents the state of the art of the currently available instrumentation for power characterization at millimeter wave frequencies band and their limitations, which leads to the G band characterization bench specifications. The second chapter details the design and characterization of the mains blocks constituting the integrated bench: the tuner and the mmw power source. The third chapter present the design and characterization of the power detector. Finally, the fourth chapter presents the complete bench and its application with the G band load-pull characterization of a transistor bipolar device.
2

Contribution au BIST in-situ : Intégration sur silicium d’un banc de caractérisation en bruit en bande D / In-situ BIST contribution : Silicon integration of a D-band noise characterization bench

Bouvot, Simon 13 March 2018 (has links)
Les progrès des technologies Silicium permettent aujourd’hui de concevoir des circuits électroniques fonctionnant en bande de fréquence millimétrique, grâce à des composants de plus en plus performants. Ces évolutions sont possibles grâce aux performances des transistors, dont les fréquences de fonctionnement sont désormais au-delà de 300 GHz. Pour assurer la conception de circuits dont la taille diminue drastiquement de technologie en technologie, les composants disponibles, et plus particulièrement les transistors, doivent être fidèlement modélisés. Leur modélisation est basée sur des caractérisations en paramètres S, en puissance ainsi qu'en bruit. La caractérisation en bruit permet une extraction des quatre paramètres de bruit des transistors, afin de représenter finement leur comportement bruyant. En bande D (110-170 GHz), l'instrumentation sur-table dédiée n'est pas disponible dans le commerce. Il est donc nécessaire de développer des solutions de test intégrées sur Silicium, afin de limiter les pertes induites par les accès au dispositif sous test. Ces travaux de thèse ont eu pour objectif de concevoir, en technologie BiCMOS 55 nm de STMicroelectronics, un banc de caractérisation en bruit in-situ. Ce dernier est composé d’un récepteur de bruit, d’un synthétiseur d'impédances, d’un amplificateur faible bruit ainsi que d’une source de puissance. L'extraction des quatre paramètres de bruit d'un transistor bipolaire est alors effectuée grâce à plusieurs étapes de filtrage. Enfin, les perspectives liées à ces travaux de recherche sont évoquées, en particulier l'intégration du banc in-situ dans des sondes de test permettant de caractériser de manière industrielle. / The progress of the silicon technologies allows today the design of electronic circuits working in the millimeter-wave frequency band, thanks to more and more efficient components. These evolutions are possible thanks to the performances of transistors, which operating frequencies beyond 300 GHz. To insure the design of circuits which size decreases drastically from technology to technology, the available components, and more particularly transistors, must be faithfully modelled. Their modelling is based on characterizations in S parameters, power and noise. The noise characterization of transistors allows to know their noisy behaviors by extracting their four noise parameters. In the D-band (110-170 GHz), the commercial characterization tools are not available. Thus, it is necessary to develop integrated test solutions on silicon in order to limit losses due to accesses and probes and make the measurement suitable. This thesis research aimed at designing, with the BiCMOS 55 nm technology of STMicroelectronics, an in-situ noise characterization bench. The latter consists of a noise receiver, an impedance synthesizer, a low noise amplifier as well as a D-band power source. The extraction of four noise parameters of a bipolar transistor is then made thanks to several steps of filtering. Finally, the perspectives bound to these research works are evoked, in particular the integration of the in-situ bench in test-probes allowing to characterize in an industrial way.
3

Contribution à l'amélioration des performances d'une chaîne de mesure de la fréquence cardiaque en milieu bruité / Contribution to the improvement of the performance of a heart rate detector in noisy environment

Benjelloun, Zineb 19 December 2017 (has links)
Les activités liées au développement d’objets connectés munis d’intelligence embarquée ont connu un essor considérable ces dernières années, en particulier pour les applications médicales. Dans ce contexte, une course effrénée s’est engagée entre les pionniers de l’IoT afin d’offrir des produits toujours plus performants. Smartphones, bracelets ou textile intelligent, tous intègrent un panel de capteurs multifonctionnels. Il est envisageable alors d’implémenter dans ces produits des solutions permettant de mesurer les signaux physiologiques en continu. En effet, ces signaux émis par le corps humain représentent une source riche d’informations que peut exploiter le corps médical pour le diagnostic ou la prévention d’une pathologie. Les maladies cardiovasculaires, étant la première cause de mortalité dans le monde, le diagnostic précoce de ces maladies est important et des solutions peuvent être apportées par les nouvelles technologies. Ainsi, les pathologies liées aux troubles du rythme cardiaque peuvent être décelées par une analyse inter-battements cardiaques en continu. En effet, l’analyse de la variabilité de la fréquence cardiaque représente un indicateur pertinent sur le fonctionnement cardiovasculaire. Or, cette pertinence dépend en grande partie de l’intelligibilité de l’information mesurée. La pertinence des algorithmes utilisés n’ayant pas été étudiée dans la littérature en fonction du niveau de bruit, la détection des battements cardiaques constitue donc un défi de taille lorsque celle-ci est effectuée en environnement non-maitrisé à partir de dispositifs embarqués et ce travail de thèse a essayé d’apporter des réponses concrètes à cette problématique. / Activities related to the development of connected objects with on-board intelligence have undergone considerable growth in recent years, especially for medical applications. In this context, a frantic race has begun between the pioneers of the IoT in order to offer ever moreefficient and intelligent products. Smartphones, wristbands or smart textiles all incorporate a panel of multifunctional sensors. According to the predictions of the Allied Market Research, the annual growth rate for sensors will reach 11.3% by 2022. The vital signs emitted by thehuman body represent a rich source of information that can be exploited by the medical corps for the diagnosis or prevention of a pathology of interest. Cardiovascular disease, being the second cause of death in the world, reminds us of the importance of a rigorous diagnosis.Pathologies related to heart rhythm disorders are generally detected by cardiac cross-heartbeat analysis. The detection of these beats is one of the most important axes of research in the field of electrocardiogram treatment. Indeed, the analysis of heart rate variability is a relevantindicator of cardiovascular functioning. This relevance depends, in large part, on the intelligibility of the measured information and the signal-to-noise ratio of the parameter of interest. The detection of heartbeats is a daunting challenge when it is carried out from onboarddevices especially in noisy environments.
4

A direct digital retransmitter based on phase-interpolar direct digital synthesizer and injection locking / Étude d'un émetteur numérique direct RF a base de synthétiseur numérique direct et de verrouillage par injection

Finateu, Thomas 14 November 2008 (has links)
Cette thèse présente un émetteur radio-fréquences, composé d’un synthétiseur numérique de fréquences, lui-même construit autour d’un sigma delta et d’un interpolateur de phase, ainsi que d’un oscillateur verrouillé par injection. Le synthétiseur numérique direct génère des fréquences de 400 à 500 MHz avec une résolution fréquentielle d’au moins 60 Hz. L’oscillateur verrouillé par injection, quand à lui, transpose ces fréquences dans la bande Bluetooth en assurant une multiplication de fréquences par 5. De plus, l’oscillateur verrouillé filtre le bruit de phase du signal d’injection jusqu’à récupérer celui de l’oscillateur libre. La bande passante de l’oscillateur verrouillé par injection peut être programmée numériquement. Cet émetteur a été développée dans une technologie CMOS 65 nm. / This Ph.D dissertation presents a radio-frequency transmitter, made of a direct digital frequency synthesizer, built around a sigma delta and a phase interpolator, and an injection locked oscillator. The direct digital synthesizer generates frequencies between 400 and 500 MHz with a frequency resolution better than 60 Hz. On the other hand, the injection locked oscillator up-converts synthesizer output up to the Bluetooth band by multiplying frequencies by 5. Moreover, the locked oscillator filters injected signal phase noise up to recover the one of the free running oscillator. The locked oscillator bandwidth can be tuned digitally. This transmitter has been developed on 65-nm CMOS technology.
5

Energy efficiency optimization in 28 nm FD-SOI : circuit design for adaptive clocking and power-temperature aware digital SoCs / Optimisation de l'efficacité énergétique en 28 nm-FD-SOI : conception de circuits d'horloge adaptative et de mesure puissance-température pour systèmes numériques sur puces

Cochet, Martin 06 December 2016 (has links)
L'efficacité énergétique est devenue une métrique clé de la performance des systèmes sur puce numériques, en particulier pour les applications tirant leur énergie de batteries ou de l'environnement. La miniaturisation technologique n'est plus suffisante pour atteindre les niveaux de consommation requis. Ce travail de recherche propose ainsi de nouvelles conceptions de circuits pour la génération d'horloge flexible, la mesure de puissance et de température ainsi que l'intégration de ces blocs au sein de systèmes sur puce complets.Le multiplieur de fréquence innovant en boucle ouverte proposé permet l'adaptation rapide de la fréquence générée (53MHz 0.5V - 889MHz 0.9 V). Sa surface réduite (981µm2) et faible consommation (0.45pJ/cycle à 0.5 V) facilitent son intégration dans des systèmes à basse consommation. Le capteur de puissance instrumente un convertisseur de tension switched-capacitor; validé sur deux architectures différentes, il permet une mesure de la puissance d'entrée et de sortie avec une précision de 2.5% à 6%. Enfin, un nouveau principe de capteur de température est proposé. Il exploite une méthode de calibration par body-biasing sur caisson n et un système numérique intégré pour la compensation de non-linéarité. Enfin, cette thèse illustre la manière dont ces circuits peuvent être intégrés pour assurer la gestion de consommation de systèmes complexes. Un travail de modélisation du body-biasing est proposé, illustrant sa complémentarité avec la gestion de tension d'alimentation. Puis trois exemples de stratégies de gestion de la consommation sont proposées au sein de systèmes complets. / Energy efficiency has become a key metric for digital SoC, especially for applications relying on batteries or energy harvesting. Hence, this work proposes new designs for on-chip flexible clock generator, power monitor and temperature sensor as well as the integration of those blocks within complete SoC.The novel open-loop clock multiplier architecture enables fast frequency scaling and is implemented to operate on the same voltage-frequency range as a digital core ((53MHz 0.5V - 889MHz 0.9 V). The achieved extremely low area (981µm2) and power consumption 0.45pJ/cycle 0.5 V) also ease its integration within low power SoC. The proposed power monitor instruments switched capacitor DC-DC converters, which are standard components of low voltage SoCs. The monitor has been demonstrated over two different converters topologies and provides a measurement of both the converter input and output power within 2.5% to 6% accuracy. Last, a new principle of temperature sensor is proposed. It leverages single n well body-biasing for calibration and integrated digital logic for large non-linearity correction. It is expected to achieve within 1C accuracy 0.1nJ / sample and 225 µm2 probe area. Then, this work illustrates how those circuits can be integrated within complex SoCs power management strategies. First, a modeling study of body biasing highlights the benefits it can provide in complement to voltage scaling, accounting for a wide temperature range. Last, three example of power management are proposed at SoC level.
6

Systèmes de mesure intégré sub-millimétrique en bande G (140-220 GHz) en technologie BiCMOS 55 nm / Integrated System Measuring submillimeter in G band (140-220 GHz) in technology BiCMOS 55 nm

Aouimeur, Walid 16 February 2018 (has links)
Les applications microélectroniques telles que les communications sans fil ou les radars nécessitent des traitements d’information avec des débits ou des résolutions de plus en plus élevés. Cela implique de travailler à des fréquences millimétriques voir sub-millimétriques. Grâce aux progrès des technologies silicium, des circuits intégrés travaillant dans les gammes de fréquences millimétriques émergent mais souffrent d'un manque de solution de caractérisation complète. Par exemple, il n’existe à ce jour aucun analyseur vectoriel de réseaux commercial qui soit capable de mesurer les paramètres S dans la bande G (140-220 GHz) en 4 ports. La caractérisation classique des circuits millimétriques en n ports (avec n>2) consiste alors à utiliser un analyseur vectoriel de réseaux 2 ports et à adapter les autres ports non utilisés à 50Ω. Par permutation circulaire, on arrive ainsi à extraire la matrice S d’un dispositif à n ports (avec n>2). Ce protocole de mesure est très long et délicat à mettre en place car il nécessite d’une part un investissement en appareil de mesure très couteux aux fréquences millimétriques et d’autre part de mettre en œuvre des méthodes de calibrage et de de-embedding précises et dédiées.Le travail développé dans le cadre de cette thèse a visé à intégrer dans la puce, des systèmes de caractérisation petits signaux (paramètres S) au plus près du Dispositif Sous Test (DST). Le fait d’être au plus près du DST permet de réduire les pertes d’insertion, de réduire l’amplitude des vecteurs d’erreurs et donc les erreurs résiduelles après calibrage. Par ailleurs, il est possible de mieux contrôler la puissance du signal envoyé et de considérer des méthodes de calibrage utilisant des charges intégrées, ce qui permet de réduire le temps de traitement et le cout. La technologie utilisée est la technologie SiGe BiCMOS 55 nm développée par la société STMicroelectronics, technologie particulièrement adaptée aux circuits en bande millimétrique. La solution développée dans cette thèse consiste à connecter le wafer avec des pointes de mesure qui amènent un signal hyperfréquence balayant le spectre 35-55 GHz. Une fois dans la puce, ce signal hyperfréquence est quadruplé en fréquence et amplifié afin d’atteindre des niveaux de puissance suffisant (bon rapport Signal/bruit) dans la bande G aux bornes du DST. Les paramètres de réflexion (S11 et S22) sont ensuite extraits grâce à deux coupleurs très directifs, placés sur l’entrée et la sortie du DST respectivement. Les sorties du coupleur sont ensuite ramenées en basse fréquence (0.5GHz < IF < 2.4 GHz) par l’intermédiaire de mélangeurs de fréquence.L’approche choisie est argumentée en se basant sur une étude des systèmes de mesures existant présentée dans la première partie de ce manuscrit. Puis la conception et la caractérisation de chacun des blocs composant le système sont détaillées : le quadrupleur de fréquence en bande G (constitué d’un doubleur de fréquence en bande W cascadé avec un doubleur de fréquence en bande G), le transfert switch en bande G permettant de commuter entre l’entrée et la sortie du DST, le coupleur directif à ondes lentes, les mélangeurs permettant de ramener les mesures en basse fréquence, etc…. Une fois tous les différents blocs présentés, le manuscrit aborde les deux systèmes de mesure conçus. Un premier système un port a été développé pour valider cette approche. Le second système conçu permet de mesurer un DST à deux ports (HBT). Ce second système conserve l’architecture hétérodyne du premier, intégrant en plus un transfert switch en bande G qui dirige le signal incident vers l’un des deux ports du DST. / Microelectronic applications such as wireless communications, radar or space detections require higher data rate resolutions, implying the use of millimeter wave and submillimeter frequencies. Thanks to the silicon technologies improvement, some microelectronic circuits are emerging working in the frequency range of 140-220 GHz (G-band) but they suffer from a lack of complete characterization tools involving costly investment. For example, there is currently no commercial vectorial network analyser (VNA) that can measure S parameters in the 4-ports G-band. The classical characterization of millimeter wave circuits in n ports (with n> 2) consists in using a vectorial analyzer of 2-ports networks and matching the other unused ports to 50Ω. By circular permutation, one thus manages to extract the S matrix from a device with n ports (with n> 2). This set up induces very long and difficult measurements and it requires on the one hand some very expensive measuring equipment at millimeter frequencies and on the other hand to implement accurate and dedicated calibration and de-embedding methods.Therefore, the work developed into this PhD study aimed to integrate in the die the measurement systems that would measure small signals "S-parameters" of the device under test (DUT). Being closer to the DST makes it possible to reduce the insertion losses, to reduce the amplitude of the error vectors and thus the residual errors after calibration. Moreover, it is possible to better control the power of the signal sent and to consider calibration methods using integrated loads, which reduces the time and cost processing. The technology used is the SiGe BiCMOS 55 nm technology developed by STMicroelectronics, a technology dedicated to RF and millimeter wave’s circuits.The system developed is a 1-port system. The solution developed consists on connecting the wafer with some probes and driving it with an external signal that spans the 35-55 GHz band. Once into the die, this signal is then quadrupled in frequency and amplified to reach good power level in G band at the DUT inputs. Some S-parameters (S11 and S22) are extracted from the DUT thanks to some very directive couplers designed respectively at the input and at the output of the DUT. The outputs of the couplers are then converted to low frequencies (IF =0.5-2.4 GHz) through passive frequency mixers.In a first part of the thesis manuscript, the way to work is argued, supported by a study of the state of the art concerning the measurement systems. Then, design and characterization of each blocks of the system are detailed: the frequency quadrupler in G band (composed of a W band frequency doubler, followed with a G band frequency doubler), the fully integrated transfer switch in G-band allowing driving the millimeter waves signal to the DUT input or to the DUT output, the directive couplers based on the slow wave lines, the frequency mixers used to bring back the results in base band frequency, etc… All the different blocks detailed, the measurement systems can be introduced. A first system, a one-port measurement system, has been designed as a proof of concept. Once the approach validated, a second system, two-ports measurement system, has been developed presenting an heterodyne architecture and a transfer switch in G band driving the input signal toward the DUT input or output.
7

Calcul flottant haute performance sur circuits reconfigurables

Pasca, Bogdan Mihai 21 September 2011 (has links) (PDF)
De plus en plus de constructeurs proposent des accélérateurs de calculs à base de circuits reconfigurables FPGA, cette technologie présentant bien plus de souplesse que le microprocesseur. Valoriser cette flexibilité dans le domaine de l'accélération de calcul flottant en utilisant les langages de description de circuits classiques (VHDL ou Verilog) reste toutefois très difficile, voire impossible parfois. Cette thèse a contribué au développement du logiciel FloPoCo, qui offre aux utilisateurs familiers avec VHDL un cadre C++ de description d'opérateurs arithmétiques génériques adapté au calcul reconfigurable. Ce cadre distingue explicitement la fonctionnalité combinatoire d'un opérateur, et la problématique de son pipeline pour une précision, une fréquence et un FPGA cible donnés. Afin de pouvoir utiliser FloPoCo pour concevoir des opérateurs haute performance en virgule flottante, il a fallu d'abord concevoir des blocs de bases optimisés. Nous avons d'abord développé des additionneurs pipelinés autour des lignes de propagation de retenue rapides, puis, à l'aide de techniques de pavages, nous avons conçu de gros multiplieurs, possiblement tronqués, utilisant des petits multiplieurs. L'évaluation de fonctions élémentaires en flottant implique souvent l'évaluation en virgule fixe d'une fonction. Nous présentons un opérateur générique de FloPoCo qui prend en entrée l'expression de la fonction à évaluer, avec ses précisions d'entrée et de sortie, et construit un évaluateur polynomial optimisé de cette fonction. Ce bloc de base a permis de développer des opérateurs en virgule flottante pour la racine carrée et l'exponentielle qui améliorent considérablement l'état de l'art. Nous avons aussi travaillé sur des techniques de compilation avancée pour adapter l'exécution d'un code C aux pipelines flexibles de nos opérateurs. FloPoCo a pu ainsi être utilisé pour implanter sur FPGA des applications complètes.
8

Calcul flottant haute performance sur circuits reconfigurables / High-performance floating-point computing on reconfigurable circuits

Pasca, Bogdan Mihai 21 September 2011 (has links)
De plus en plus de constructeurs proposent des accélérateurs de calculs à base de circuits reconfigurables FPGA, cette technologie présentant bien plus de souplesse que le microprocesseur. Valoriser cette flexibilité dans le domaine de l'accélération de calcul flottant en utilisant les langages de description de circuits classiques (VHDL ou Verilog) reste toutefois très difficile, voire impossible parfois. Cette thèse a contribué au développement du logiciel FloPoCo, qui offre aux utilisateurs familiers avec VHDL un cadre C++ de description d'opérateurs arithmétiques génériques adapté au calcul reconfigurable. Ce cadre distingue explicitement la fonctionnalité combinatoire d'un opérateur, et la problématique de son pipeline pour une précision, une fréquence et un FPGA cible donnés. Afin de pouvoir utiliser FloPoCo pour concevoir des opérateurs haute performance en virgule flottante, il a fallu d'abord concevoir des blocs de bases optimisés. Nous avons d'abord développé des additionneurs pipelinés autour des lignes de propagation de retenue rapides, puis, à l'aide de techniques de pavages, nous avons conçu de gros multiplieurs, possiblement tronqués, utilisant des petits multiplieurs. L'évaluation de fonctions élémentaires en flottant implique souvent l'évaluation en virgule fixe d'une fonction. Nous présentons un opérateur générique de FloPoCo qui prend en entrée l'expression de la fonction à évaluer, avec ses précisions d'entrée et de sortie, et construit un évaluateur polynomial optimisé de cette fonction. Ce bloc de base a permis de développer des opérateurs en virgule flottante pour la racine carrée et l'exponentielle qui améliorent considérablement l'état de l'art. Nous avons aussi travaillé sur des techniques de compilation avancée pour adapter l'exécution d'un code C aux pipelines flexibles de nos opérateurs. FloPoCo a pu ainsi être utilisé pour implanter sur FPGA des applications complètes. / Due to their potential performance and unmatched flexibility, FPGA-based accelerators are part of more and more high-performance computing systems. However, exploiting this flexibility for accelerating floating-point computations by manually using classical circuit description languages (VHDL or Verilog) is very difficult, and sometimes impossible. This thesis has contributed to the development of the FloPoCo software, a C++ framework for describing flexible FPGA-specific arithmetic operators. This framework explicitly separates the description of the combinatorial functionality of an arithmetic operator, and its pipelining for a given precision, operating frequency and target FPGA.In order to be able to use FloPoCo for designing high performance floating-point operators, we first had to design the optimized basic blocks. We first developed pipelined addition architectures exploiting the fast-carry lines present in modern FPGAs. Next, we focused on multiplication architectures. Using tiling techniques, we proposed novel architectures for large multipliers, but also truncated multipliers, based on the multipliers found in modern FPGA DSP blocks. We also present a generic FloPoCo operator which inputs the expression of a function, its input and output precisions, and builds an optimized polynomial evaluator for the fixed-point evaluation of this function. Using this building block we have designed floating-point operators for the square-root and exponential functions which significantly outperform existing operators. Finally, we also made use of advanced compilation techniques for adapting the execution of a C program to the flexible pipelines of our operators.

Page generated in 0.05 seconds