Les travaux présentés dans ce mémoire de thèse s'intéressent à la génération et à la mise en œuvre de séquences de test pour le test de conformité de contrôleurs logiques. Dans le cadre de ces travaux, le Grafcet (IEC 60848 (2002)), langage de spécification graphique utilisé dans un contexte industriel, a été retenu comme modèle de spécification. Les contrôleurs logiques principalement considérés dans ces travaux sont les automates programmables industriels (API). Afin de valider la mise en œuvre du test de conformité pour des systèmes de contrôle/commande critiques, les travaux présentés proposent: - Une formalisation du langage de spécification Grafcet. En effet, l'application des méthodes usuelles de vérification et de validation nécessitent la connaissance du comportement à partir de modèles formels. Cependant, dans un contexte industriel, les modèles utilisés pour la description des spécifications fonctionnelles sont choisis en fonction de leur pouvoir d'expression et de leur facilité d'utilisation, mais ne disposent que rarement d'une sémantique formelle. - Une étude de la mise en œuvre de séquences de test et l'analyse des verdicts obtenus lors du changement simultané de plusieurs entrées logiques. Une campagne d'expérimentation a permis de quantifier, pour différentes configurations de l'implantation, le taux de verdicts erronés dus à ces changements simultanés. - Une définition du critère de SIC-testabilité d'une implantation. Ce critère, déterminé à partir de la spécification Grafcet, définit l'aptitude d'une implantation à être testée sans erreur de verdict. La génération automatique de séquences de test minimisant le risque de verdict erroné est ensuite étudiée. / The works presented in this PhD thesis deal with the generation and implementation of test sequences for conformance test of logic controllers. Within these works, Grafcet (IEC 60848 (2002)), graphical specification language used in industry, has been selected as the specification model. Logic controllers mainly considered in these works are Programmable Logic Controllers (PLC). In order to validate the carrying out of conformance test of critical control systems, this thesis presents: - A formalization of the Grafcet specification language. Indeed, to apply usual verification and validation methods, the behavior is required to be expressed through formal models. However, in industry, the models used to describe functional specifications are chosen for their expression power and usability, but these models rarely have a formal semantics. - A study of test sequences execution and analysis of obtained verdicts when several logical inputs are changed simultaneously. Series of experimentation have permitted to quantify, for different configurations of the implantation under test, the rate of erroneous verdicts due to these simultaneous changes. - A definition of the SIC-testability criterion for an implantation. This criterion, determined on the Grafect specification defines the ability of an implementation to be tested without any erroneous verdict. Automatic generation of test sequences that minimize the risk of erroneous verdict is then studied.

Durant l'irradiation en réacteur la fission des atomes d'actinides entraine la création de grandes quantités de défauts, qui affecte les propriétés physiques et chimiques des matériaux dans le réacteur, en particulier les matériaux combustibles ou de structure. Une des méthodes non destructives pouvant être utilisées pour caractériser les défauts induits par irradiation, vides ou contenant les produits de fission, est la spectroscopie d'annihilation de positons (SAP). Cette technique expérimentale consiste à détecter le rayonnement généré lors de l'annihilation du paire électron-positon dans un échantillon et en déduire les propriétés de la matière étudiée. Les positons peuvent être piégés dans les défauts de type lacunaire dans les solides, et en mesurant leur temps de vie et les distribution de moment du rayonnement d'annihilation, on peut obtenir des informations sur les volumes libres et les environnements chimiques des défauts. Dans ce travail, des calculs de structure électronique des caractéristiques d'annihilation de positons ont été effectués en utilisant la théorie de la fonctionnelle de la densité à deux composants (TCDFT). Pour calculer les distributions de moment rayonnement d'annihilation, nous avons implémenté les méthodes nécessaires dans le code de calcul libre ABINIT. Les résultats théoriques ont été utilités pour contribuer à l'identification des défauts d'irradiation dans deux céramiques nucléaires, le carbure de silicium (SiC) et le dioxyde d'uranium (UO2). / During in-pile irradiation the fission of actinide nuclei causes the creation of large amounts of defects, which affect the physical and chemical properties of materials inside the reactor, in particular the fuel and structural materials. Positron annihilation spectroscopy (PAS) can be used to characterize irradiation induced defects, empty or containing fission products. This non-destructive experimental technique involves detecting the radiation generated during electron-positron annihilation in a sample and deducing the properties of the material studied. As positrons get trapped in open volume defects in solids, by measuring their lifetime and momentum distributions of the annihilation radiation, one can obtain information on the open and the chemical environments of the defects. In this work electronic structure calculations of positron annihilation characteristics were performed using two-component density functional theory (TCDFT). To calculate the momentum distributions of the annihilation radiation, we implemented the necessary methods in the open-source ABINIT program. The theoretical results have been used to contribute to the identification of the vacancy defects in two nuclear ceramics, silicon carbide (SiC) and uranium dioxide (UO2).

Pour les futures applications en télécommunications 5G, des substrats à base de silicium présentant une faible perte de signal et une excellente linéarité sont nécessaires. Parmi les solutions envisagées, la technologie RF-SOI est la plus avancée. Son empilement contient une couche de Haute Résistivité (HR), riche en pièges pour les porteurs de charges, composée de silicium polycristallin (poly-Si) de haute pureté déposée sur l’oxyde natif d'un substrat HR (HR-Si). Ce système présente certaines limitations provenant essentiellement de l'interface HR-Si/SiO2 et de sa stabilité thermique, mais également de la résistivité insuffisante de la couche riche en pièges. L'objectif principal de cette thèse était d'explorer des approches innovantes pour résoudre ces difficultés tout en restant compatible avec la technologie silicium. Afin d’atteindre ces objectifs, du carbone a été ajouté dans le système au cours des différentes étapes d'élaboration: i) remplacement de la couche interfaciale de SiO2 par une couche mince de 3C-SiC et ii) ajout de carbone pendant le dépôt de poly-Si.En utilisant la technique de dépôt chimique en phase vapeur à pression atmosphérique, des couches HR de poly-Si à l'état de l'art ont été déposée sur oxyde natif avec une épaisseur pouvant aller jusqu'à quelques dizaines de µm. Les résultats ont montré que la résistivité de la couche de poly-Si n'était pas directement dépendante de la taille moyenne des grains. Le remplacement de l'oxyde interfacial par une couche mince de mono- ou de poly-SiC, ainsi que l'adaptation des conditions de croissance ont permis d'atteindre des propriétés équivalentes à l'état de l'art des couches HR de poly-Si. Cet empilement a l'avantage d'être plus stable thermiquement en évitant la dissolution de la couche interfaciale. Cependant, ces améliorations sont accompagnées d’une chute de la résistivité à l’interface attribuée à la conductivité importante du matériau SiC. Par ailleurs, les propriétés de la couche HR et sa stabilité thermique peuvent être améliorées en dopant le poly-Si avec du Carbone, si une concentration adéquate de cette impureté est utilisée. L'insertion périodique de couches minces de SiC dans le poly-Si conduit à la stabilité thermique la plus élevée et à une augmentation de la résistivité moyenne de la couche. Néanmoins, des diminutions périodiques de la résistivité sont observées à chaque insertion de SiC / For future 5G telecommunication applications, Si-based substrates with low signal loss and excellent linearity are required. Among the envisaged solutions, RF-SOI is the most advanced. Its stack contains a High Resistivity (HR) Trap-Rich (TR) layer composed of high purity polycrystalline silicon (poly-Si) deposited on thin SiO2 native oxide of a HR-Si substrate (HR-Si). Some limitations of such system come from the HR-Si/SiO2 interface and its thermal stability, while increasing the resistivity of the TR-layer is also suited. The main objective of this thesis was to explore innovative approaches for solving these difficulties while staying Si-compatible. Towards this end, carbon was added in the system at different elaboration stages by i) replacing the SiO2 interfacial layer by 3C-SiC and by ii) C-engineering of the poly-Si layer during deposition.Using Atmospheric Pressure Chemical Vapor Deposition technique, state-of-the-art poly-Si TR-layers were grown on native oxide with thickness up to few tens of µm. It was found that the resistivity of the poly-Si was not directly dependent on the average grain size. Replacing the interfacial oxide by a thin mono- or poly-SiC layer and adapting the growth process allowed reaching equivalent properties of the poly-Si with the benefit of superior thermal stability by avoiding the interfacial layer dissolution. But it is accompanied by the presence of a resistivity drop at the interface due to the conductivity of the SiC material. By doping the poly-Si with C, both the TR-layer properties and thermal stability can be improved when adequate concentration of this impurity is used. Periodic insertion of thin SiC layers inside the poly-Si led to the highest thermal stability and an increase of the layer mean resistivity while periodic resistivity reductions were observed at each SiC insertion

<p>Advances in modern technology and recent demand for high power applications have motivated great interest in power electronics. Power semiconductor devices are key components that have enabled significant advances in power electronic systems. Historically, silicon has been the material of choice for power semiconductor devices such as diodes, transistors and thyristors. However, silicon devices are now reaching their fundamental limits, and a transition to wide bandgap semiconductors is critical to make further progress in the field. Among them, SiC (silicon carbide) has attracted increasing attention as a power semiconductor to replace silicon due to its superior properties and technological maturity. In fact, SiC power MOSFETs have been commercially available since 2011, and are actively replacing their silicon counterparts at blocking voltages above 1 kV. At these voltages, the specific on-resistance of SiC MOSFETs is 200-300x lower than that of silicon devices. However, conventional vertical SiC MOSFETs are still far from their theoretical performance at blocking voltages below 2 kV. In this regime, the channel resistance is the dominant limitation due to the relatively low channel mobility at the SiO2/4H-SiC MOS interface.<br></p><p> </p><p>In this thesis, the first successful demonstration of a novel power device in 4H-SiC called the trigate power DMOSFET (double diffused metal oxide semiconductor field effect transistor) is presented. This device reduces the channel resistance by a factor of 3-5× compared with the state-of-art commercial power DMOSFETs, without requiring an increase in the channel mobility. The trigate structure is applied to a power MOSFET for the first time along with a self-aligned short channel process. This new structure utilizes both the conventional horizontal surface as well as the sidewalls of a trench to increase the effective width of the channel without increasing the device area. Conceptual design, optimization, process development and electrical results are presented. The trigate power MOSFET with a trench depth of 1 μm designed for a blocking voltage of 650 V has a specific on-resistance of 1.98 mΩcm²and a channel resistance of 0.67 mΩcm².This corresponds to a ∼2× reduction in the total specific on-resistance, and a 3.3× reduction in the specific channel resistance as compared to a conventional DMOSFET with the same blocking voltage rating. This demonstration is a landmark that could help SiC technology compete successfully in the lower blocking voltage regime below 600 V, and access for the first time a completely new segment in the power electronics application space.</p>

Ce travail vise à étudier la robustesse de trois générations de MOSFET SiC de puissance (Silicon Carbide Metal Oxide Semiconductor Field E_ect Transistors). Plusieurs approches sont suivies : la caractérisation électrique, la modélisation physique, les tests de vieillissement et la simulation physique. Un modèle compact basé sur une nouvelle méthode d'extraction de paramètres et sur les résultats de caractérisation électrique est présenté. Les paramètres extraits du modèle (tensionde seuil, transconductance de la région de saturation et paramètre du champ électrique transverse) sont utilisés pour analyser avec précision le comportement statique de trois générations de MOSFET SiC. La robustesse de ces dispositifs sont étudiées par deux tests : le test HTRB (High Temperature Reverse Bias) et le test ESD (Electrostatic Discharge). Une simulation physique est réalisée pour comprendre l'impact de la température et des paramètres physiques sur les caractérisations électriques des MOSFETs SiC. / This work aims to investigate the robustness of three generations of power SiC MOSFETs (SiliconCarbide Metal Oxide Semiconductor Field E_ect Transistors). Several approaches are followed :electrical characterization, device modeling, ageing tests and physical simulation. An improvedcompact model based on an accurate parameters extraction method and one electrical characterization results is presented. The parameters extracted precisely from the model (thresholdvoltage, saturation region transconductance...) are used to accurately analyze the static behaviorof two generations of SiC MOSFETs. The robustness of these devices are investigated bytwo tests : HTRB (High Temperature Reverse Bias) stress and an ESD (Electrostatic Discharge)stress. Physical simulation is conducted to understand the impact of the temperature and thephysical parameters on the device electrical characterizations.

Actuellement, la majorité des convertisseurs embarqués dans des trains circulant sous une caténaire alternative est composée d’un transformateur basse fréquence, puis de redresseurs,alimentant des moteurs de traction via des onduleurs de traction. Les inconvénients majeurs de ces structures sont un volume et une masse embarqués importants, dus au transformateur fonctionnant en basse fréquence. Le rendement est également mauvais, à cause des contraintes de volume et de masse. Grâce aux développements des semiconducteurs haute tension et forte puissance et des transformateurs moyenne fréquence, i.e. de l’ordre de quelques kilohertz, de nouvelles topologies de convertisseurs embarqués, appelées transformateurs électroniques, sont à l’étude. Si plusieurs topologies ont déjà été étudiées dans la littérature, elles n’ont jamais été comparées. L’objectif principal de cette thèse est donc de proposer une méthodologie de dimensionnement des différentes topologies de transformateurs électroniques, afin de pouvoir les comparer. Un état de l’art des différentes structures proposées dans la littérature est présenté dans le premier chapitre de ce mémoire. Le chapitre 2 est consacré à la comparaison de structures indirectes. Pour cela, une méthodologie, permettant d’optimiser le dimensionnement de chaque structure afin de maximiser son rendement sous des contraintes de masse et de volume, a été développée. Elle est ensuite appliquée sur des topologies utilisant des MOSFET SiC, contrairement aux structures à IGBT Si développées dans la littérature. L’inductance magnétisante est considérée afin d’assurer un fonctionnement en commutation douce, et ainsi limiter les pertes. Un troisième chapitre propose un filtre actif innovant, intégré aux DC-DC du convertisseur. Celui-ci a pour but de réduire le volume du condensateur de filtrage des bus intermédiaires, et ainsi le volume total du convertisseur, sans dégrader la fiabilité intrinsèque de celui-ci. Son fonctionnement et son impact sur les pertes du DC-DC y sont étudiés. Enfin, le dernier chapitre est dédié à l’étude des interactions entre le convertisseur embarqué et l’infrastructure ferroviaire. Pour cela, des modèles d’infrastructure 25 kV-50 Hz ont été réalisés. Ceux ci comportent notamment un circuit original modélisant l’effet de peau dans la caténaire. Des résonances à certaines fréquences, caractéristiques de la géométrie du réseau et de la position du train sur celui-ci, ont été mises en évidence dans l’impédance vue par le train. Ces modèles ont aussi été implémentés dans un simulateur numérique, pour alimenter une maquette petite échelle de convertisseur. Ce type de test n’a, a priori, jamais été réalisé sur un transformateur électronique. Une conclusion générale et des perspectives sur les travaux présentés concluent ce mémoire / Current on-board converters, running on AC catenaries, are mainly composed by a low frequency transformer, then rectifiers, supplying traction motors through three-phase inverters. Due to volume and mass constraints on the converter, the efficiency of the transformer is limited. Moreover, this transformer is quite bulky and heavy. Thanks to the development of high voltage and high power semiconductors, such as Si IGBTs or SiC MOSFETs, and of medium frequency transformer, i.e. operating at a few kilohertz, new topologies of on-board converters, named Power Electronic Traction Transformer (PETT), are studied. Though several structures have been studied in the literature, they have never been compared. The main objective of this thesis is, thus, to develop a methodology to size PETT topologies, in order to compare them. In the first chapter, a state of the art of the PETT structures proposed in literature is presented. The second chapter is dedicated to the comparison of indirect topologies. A methodology, optimising the sizing of each structure to maximise its efficiency under mass and volume constraints, is developed. It is applied on topologies using SiC MOSFETs, contrary to Si IGBT structures developed in the literature. The magnetizing inductance is also considered to insure soft switching and reduce the losses. In the third chapter, an novel active filter, included in the DC-DCs of the converter, is proposed. The aim is to reduce the volume of the filtering capacitors on the intermediate buses, and thus, of the entire converter, without impacting the intrinsic reliability of the converter. Its impact on the losses of the DC-DC is studied. The last chapter deals with the interactions between the on-board converter and the infrastructure. Thus, the 25 kV-50 Hz railway network is modeled. It includes a novel circuit, modelling the skin effect in the catenary. Some resonances, dependant on the sector geometry and the train position, are highlighted in the impedance seen by a train. Moreover, the models are implemented in a numerical simulator to supply a small scale mock-up of a PETT. PHIL tests have, a priori, never been carried on a PETT. A conclusion and some perspectives of future work close thisdissertation.

Stand der Technik sind IGBTs und Freilaufdioden aus Silizium (Si). Jahrzehntelange Forschung hat zu einer nahezu perfekten Technologie geführt. Jedoch werden die Fortschritte hinsichtlich der Reduzierung von Schalt- und Durchlassverlusten mit jeder neuen Generation von Si-IGBTs immer kleiner. Die anfallende Verlustleistung kann jedoch signifikant mit Leistungshalbleiter-Bauelementen aus Siliziumkarbid (SiC) und Galliumnitrid (GaN) gesenkt werden. Ziel dieser Arbeit ist es, zu untersuchen, ob und inwieweit mit diskreten SiC-Bipolartransistoren im TO-247- und SiC-Schottky-Dioden im TO-220-Gehäuse der Wirkungsgrad eines Antriebsstromrichters gesteigert werden kann. Ein Exkurs in die Siliziumkarbid-Halbleitertechnologie am Anfang soll deren Vorteile in Hinblick auf verlustärmere Leistungselektronik aufzeigen. Die Vorteile des Halbleitermaterials Siliziumkarbid werden anhand des SiC-Bipolartransistors im Vergleich zum ersten Leistungstransistor - dem Bipolartransistor aus Silizium - herausgearbeitet. Beim SiC-Bipolartransistor muss im laststromführenden Zustand ein Steuerstrom in die Basis eingeprägt werden. Damit erhöht sich der Treiberaufwand. Deshalb wird der erste Themenschwerpunkt auf den Treiber gelegt. In dieser Arbeit wurden ein einfacher und ein komplexer Treiber aufgebaut und evaluiert. Mit leichten Modifikationen wurden mit dem komplexeren Treiber auch IGBTs und SiC-MOSFETs für Vergleichsmessungen angesteuert. Ein neuer Ansatz zur Reduzierung der Treiberverlustleistung im Wechselrichter mit SiC-Bipolar-Transistoren wird vorgestellt. Er setzt beim Kommutierungsalgorithmus des Wechselrichters an. Ein wesentlicher Teil der Arbeit widmet sich der Charakterisierung des SiC-Bipolartransistors, insbesondere dem Schaltverhalten. Ein- und Ausschaltwärmen für verschiedene Arbeitspunkte werden ermittelt. Am Ende der Arbeit werden experimentelle Untersuchungen an einem SiC-Wechselrichter durchgeführt. Abschließend werden die Potenziale, die mit dem Einsatz von SiC-Bipolartransistoren verbunden sind, bewertet aber auch die Grenzen aufgezeigt.:1 Einleitung 1 2 Aufbau des SiC-Bipolartransistors 2.1 Siliziumkarbid (SiC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 2.1.1 Eigenschaften von monokristallinem Siliziumkarbid . . . . . . . . . . 5 2.1.2 Herstellung des SiC-Wafers . . . . . . . . . . . . . . . . . . . . . . . . 8 2.1.3 Herstellung des SiC-Bipolartransistors . . . . . . . . . . . . . . . . . . 10 2.1.4 Defekte im Siliziumkarbidkristall . . . . . . . . . . . . . . . . . . . . 11 2.2 Halbleiterphysikalische Grundlagen . . . . . . . . . . . . . . . . . . . . . . . 12 2.2.1 Gesperrter pn-Übergang . . . . . . . . . . . . . . . . . . . . . . . . . 13 2.2.2 Stromführender pn-Übergang . . . . . . . . . . . . . . . . . . . . . . . 15 2.3 Bipolartransistor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 2.3.1 Aufbau und Funktionsprinzip . . . . . . . . . . . . . . . . . . . . . . . 17 2.3.2 Sperrfähigkeit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 2.3.3 Erster und zweiter Durchbruch . . . . . . . . . . . . . . . . . . . . . . 23 2.3.4 Stromverstärkung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26 2.3.5 Ladungsträgermodulation . . . . . . . . . . . . . . . . . . . . . . . . . 29 2.3.6 Eindimensionaler spezifischer Widerstand der Driftzone . . . . . . . . 30 3 Ansteuerung des SiC-Bipolartransistors 3.1 Einführung Treiber . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 3.2 Herausforderungen beim Ansteuern von SiC-Bipolartransistoren . . . . . . . . 34 3.3 Treiberkonzepte für SiC-Bipolartransistoren . . . . . . . . . . . . . . . . . . . 36 3.4 Konventioneller Treiber . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 3.5 3-Level-Treiber . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 3.6 Treiber für SiC-MOSFET und IGBT . . . . . . . . . . . . . . . . . . . . . . . 45 4 Reduzierung der Treiberverluste durch Einschrittkommutierung 4.1 Einschrittkommutierung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46 4.2 Stromvorzeichenerkennung . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 4.3 Berechnung der Verlustleistungen für den eingeschalteten Zustand des SiC- Bipolartransistors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49 4.4 Messung der Treiberverlustleistung . . . . . . . . . . . . . . . . . . . . . . . . 52 5 Charakterisierung des SiC-Bipolartransistors 5.1 Messaufbau für Untersuchung des Ein- und Ausschaltverhaltens . . . . . . . . 55 5.2 Doppelpulsverfahren . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56 5.3 Definition der Schaltzeiten und Schaltverlustleistung . . . . . . . . . . . . . . 57 5.4 Messung der Schaltwärme . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 5.4.1 Spannungstastköpfe . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 5.4.2 Stromsensoren . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61 5.4.3 Zeitliche Verschiebung der Messsignale . . . . . . . . . . . . . . . . . 62 5.4.4 Vergleich von konventionellem und 3-Level-Treiber . . . . . . . . . . . 65 5.4.5 Vergleich bei unterschiedlicher Treiberspannung . . . . . . . . . . . . 66 5.4.6 Vergleich bei halb und voll bestückter Halbbrücke . . . . . . . . . . . . 68 5.4.7 Vergleich von SiC-Bipolartransistor mit SiC-MOSFET und Si-IGBT . . 69 5.4.8 Reduzierung der Spannungsspitze beim Ausschalten . . . . . . . . . . 74 5.5 Simulation des Schaltverhaltens eines SiC-Bipolartransistors . . . . . . . . . . 79 5.5.1 Schaltverhalten bei Ansteuerung mit unipolarem Treiber . . . . . . . . 79 5.5.2 Simulation des Einfluss der Emitter-Induktivität auf Schaltwärme . . . 81 5.5.3 Vergleich von Simulation und Messung . . . . . . . . . . . . . . . . . 82 5.6 Durchlassverlustleistung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85 6 Einsatz von SiC-Bipolartransistoren im Wechselrichter 6.1 Aufbau der Wechselrichter . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 6.2 Inbetriebnahme des Wechselrichters . . . . . . . . . . . . . . . . . . . . . . . 89 6.3 Überspannungen an den Motorklemmen der 1 kW-Asynchronmaschine . . . . 91 6.4 Umbau des SiC-Wechselrichters . . . . . . . . . . . . . . . . . . . . . . . . . 93 6.5 Spannungsspitzen in der Ansteuerspannung . . . . . . . . . . . . . . . . . . . 94 6.6 Halbbrückenverluste im Leerlauf . . . . . . . . . . . . . . . . . . . . . . . . . 98 7 Zusammenfassung und Fazit 101 Literaturverzeichnis 104 A Anhang A.1 Netzliste für SiC-Bipolartransistor FSICBH057A120 . . . . . . . . . . . . . . 113 A.2 Leiterplatten für Doppelpuls-Test und SiC-Wechselrichter . . . . . . . . . . . . 114 A.3 Herleitung des Feldverlaufs in der Driftzone des gesperrten pn-Übergangs . . . 116 A.4 Herleitung des Emitterwirkungsgrads . . . . . . . . . . . . . . . . . . . . . . . 119 A.5 Herleitung des spezifischen Widerstands der Driftzone . . . . . . . . . . . . . 121 A.6 Lebenslauf von Henry Barth . . . . . . . . . . . . . . . . . . . . . . . . . . . 124 A.6.1 Persönliche Angaben . . . . . . . . . . . . . . . . . . . . . . . . . . . 124 A.6.2 Wissenschaftlicher Werdegang . . . . . . . . . . . . . . . . . . . . . . 124 / State-of-the-art are IGBTs and free-wheeling diodes made of silicon (Si). Decades of research have led to an almost perfect technology. Nevertheless, progress in terms of reduction of switching and forward conducting losses becomes smaller and smaller with each new generation of Si IGBTs. The resulting power dissipation, however, can be significantly reduced with power semiconductor devices made of silicon carbide (SiC) and gallium nitride (GaN). The objective of this work is to investigate whether and to what extent discrete SiC bipolar junction transistors (BJT) in TO-247 and SiC Schottky diodes in TO-220 packages can be used to increase the efficiency of a power drive inverter. At the beginning, a digression into silicon carbide semiconductor technology is intended to show its advantages in terms of lower-loss power electronics. The advantages of the semiconductor material silicon carbide are illustrated by the SiC bipolar junction transistor in comparison with the first power transistor - the silicon bipolar junction transistor. For the on-state of SiC bipolar junction transistors, a continuous current must be injected into the base. This increases the driving effort. Therefore, the first topic focuses on the driver. In this work, a simple and a complex driver were built and evaluated. With slight modifications, the more complex driver was also used to drive IGBTs and SiC-MOSFETs for comparative measurements. A new approach to reduce driver power dissipation in the inverter when using SiC bipolar junction transistors is presented. It focuses on the commutation algorithm of the inverter. A significant part of the work is devoted to the characterization of the SiC bipolar junction transistor, especially the switching behavior. Turn-on and turn-off switching losses for different operating points are determined. At the end of the work, experimental investigations are performed on a SiC inverter. Finally, the potentials associated with the use of SiC bipolar junction transistors are evaluated but also the limitations are shown.:1 Einleitung 1 2 Aufbau des SiC-Bipolartransistors 2.1 Siliziumkarbid (SiC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 2.1.1 Eigenschaften von monokristallinem Siliziumkarbid . . . . . . . . . . 5 2.1.2 Herstellung des SiC-Wafers . . . . . . . . . . . . . . . . . . . . . . . . 8 2.1.3 Herstellung des SiC-Bipolartransistors . . . . . . . . . . . . . . . . . . 10 2.1.4 Defekte im Siliziumkarbidkristall . . . . . . . . . . . . . . . . . . . . 11 2.2 Halbleiterphysikalische Grundlagen . . . . . . . . . . . . . . . . . . . . . . . 12 2.2.1 Gesperrter pn-Übergang . . . . . . . . . . . . . . . . . . . . . . . . . 13 2.2.2 Stromführender pn-Übergang . . . . . . . . . . . . . . . . . . . . . . . 15 2.3 Bipolartransistor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 2.3.1 Aufbau und Funktionsprinzip . . . . . . . . . . . . . . . . . . . . . . . 17 2.3.2 Sperrfähigkeit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 2.3.3 Erster und zweiter Durchbruch . . . . . . . . . . . . . . . . . . . . . . 23 2.3.4 Stromverstärkung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26 2.3.5 Ladungsträgermodulation . . . . . . . . . . . . . . . . . . . . . . . . . 29 2.3.6 Eindimensionaler spezifischer Widerstand der Driftzone . . . . . . . . 30 3 Ansteuerung des SiC-Bipolartransistors 3.1 Einführung Treiber . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 3.2 Herausforderungen beim Ansteuern von SiC-Bipolartransistoren . . . . . . . . 34 3.3 Treiberkonzepte für SiC-Bipolartransistoren . . . . . . . . . . . . . . . . . . . 36 3.4 Konventioneller Treiber . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 3.5 3-Level-Treiber . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 3.6 Treiber für SiC-MOSFET und IGBT . . . . . . . . . . . . . . . . . . . . . . . 45 4 Reduzierung der Treiberverluste durch Einschrittkommutierung 4.1 Einschrittkommutierung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46 4.2 Stromvorzeichenerkennung . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 4.3 Berechnung der Verlustleistungen für den eingeschalteten Zustand des SiC- Bipolartransistors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49 4.4 Messung der Treiberverlustleistung . . . . . . . . . . . . . . . . . . . . . . . . 52 5 Charakterisierung des SiC-Bipolartransistors 5.1 Messaufbau für Untersuchung des Ein- und Ausschaltverhaltens . . . . . . . . 55 5.2 Doppelpulsverfahren . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56 5.3 Definition der Schaltzeiten und Schaltverlustleistung . . . . . . . . . . . . . . 57 5.4 Messung der Schaltwärme . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 5.4.1 Spannungstastköpfe . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 5.4.2 Stromsensoren . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61 5.4.3 Zeitliche Verschiebung der Messsignale . . . . . . . . . . . . . . . . . 62 5.4.4 Vergleich von konventionellem und 3-Level-Treiber . . . . . . . . . . . 65 5.4.5 Vergleich bei unterschiedlicher Treiberspannung . . . . . . . . . . . . 66 5.4.6 Vergleich bei halb und voll bestückter Halbbrücke . . . . . . . . . . . . 68 5.4.7 Vergleich von SiC-Bipolartransistor mit SiC-MOSFET und Si-IGBT . . 69 5.4.8 Reduzierung der Spannungsspitze beim Ausschalten . . . . . . . . . . 74 5.5 Simulation des Schaltverhaltens eines SiC-Bipolartransistors . . . . . . . . . . 79 5.5.1 Schaltverhalten bei Ansteuerung mit unipolarem Treiber . . . . . . . . 79 5.5.2 Simulation des Einfluss der Emitter-Induktivität auf Schaltwärme . . . 81 5.5.3 Vergleich von Simulation und Messung . . . . . . . . . . . . . . . . . 82 5.6 Durchlassverlustleistung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85 6 Einsatz von SiC-Bipolartransistoren im Wechselrichter 6.1 Aufbau der Wechselrichter . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 6.2 Inbetriebnahme des Wechselrichters . . . . . . . . . . . . . . . . . . . . . . . 89 6.3 Überspannungen an den Motorklemmen der 1 kW-Asynchronmaschine . . . . 91 6.4 Umbau des SiC-Wechselrichters . . . . . . . . . . . . . . . . . . . . . . . . . 93 6.5 Spannungsspitzen in der Ansteuerspannung . . . . . . . . . . . . . . . . . . . 94 6.6 Halbbrückenverluste im Leerlauf . . . . . . . . . . . . . . . . . . . . . . . . . 98 7 Zusammenfassung und Fazit 101 Literaturverzeichnis 104 A Anhang A.1 Netzliste für SiC-Bipolartransistor FSICBH057A120 . . . . . . . . . . . . . . 113 A.2 Leiterplatten für Doppelpuls-Test und SiC-Wechselrichter . . . . . . . . . . . . 114 A.3 Herleitung des Feldverlaufs in der Driftzone des gesperrten pn-Übergangs . . . 116 A.4 Herleitung des Emitterwirkungsgrads . . . . . . . . . . . . . . . . . . . . . . . 119 A.5 Herleitung des spezifischen Widerstands der Driftzone . . . . . . . . . . . . . 121 A.6 Lebenslauf von Henry Barth . . . . . . . . . . . . . . . . . . . . . . . . . . . 124 A.6.1 Persönliche Angaben . . . . . . . . . . . . . . . . . . . . . . . . . . . 124 A.6.2 Wissenschaftlicher Werdegang . . . . . . . . . . . . . . . . . . . . . . 124

Les matériaux actuellement utilisés comme capteurs passifs de polluants atmosphériques, la mousse de polyuréthane et la résine XAD®-2, ne sont optimisés ni pour l'adsorption de composés polaires ni pour le captage de particules. Pour remédier à ces limitations, la mousse de carbure de silicium (SiC) est proposée comme alternative. Plusieurs campagnes de mesures ont été mises en place pour comparer SiC et XAD®-2. Les composés recherchés étaient des HAP, des PCB et des pesticides.Une méthode d'analyse combinant ASE, SPE et SPME a été développée et optimisée pour ces polluants. Celle-ci permet d'atteindre de faibles limites de détection et quantification pour les composés recherchés.Les campagnes réalisées montrent que la mousse de SiC est toujours plus efficace que la résine XAD®-2 pour le piégeage de composés particulaires et polaires. De plus, la SiC peut être greffée avec du carbone ou des nanotubes de carbone pour augmenter sa surface spécifique, ce qui la rend également plus performante pour l'adsorption de composés volatils. Les débits d'échantillonnage moyens de la mousse ont été calculés et sont comparable aux valeurs rapportées dans la littérature pour la résine XAD®-2. / Materials currently used as passive samplers for atmospheric pollutants, polyurethane foam and XAD®-2 resin, are not suited ta trapping polar compounds nor particles. Ta overcome these limitations, silicon carbide (SiC) foam is presented as an alternative. Several sampling campaigns monitoring PAH, PCB and pesticides were done ta compare SiC and XAD®-2. An analytical method coupling ASE, SPE and SPME was developed and optimised for these pollutants. lt allowed low limits of detection and quantification ta be reached for all compounds of interest.Sampling campaigns showed that SiC foam is consistently more efficient than XAD®-2 resin at trapping particulate and polar compounds. Moreover, SiC foam can be grafted with carbon or carbon nanotubes ta increase its specific surface area, which also makes it better at adsorbing volatile compounds. Average sampling rates were calculated for SiC foam and they are comparable ta the values reported in the literature for XAD®-2 resin.

La démarche « matériaux numériques », développée au CEA Le Ripaut, consiste à optimiser numériquement une structure, à l’aide de codes de calcul permettant de réaliser des expériences numériques, afin de répondre le plus précisément possible à un cahier des charges. La mise en œuvre de ces structures optimisées, aux formes pouvant être complexes, n’est parfois pas réalisable avec les procédés de fabrication actuels. Cependant, la progression rapide de l’impression 3D semble maintenant pouvoir concrétiser cette démarche. Le but de cette thèse est d’étudier cette faisabilité de fabrication, à travers une application concrète : l’optimisation des récepteurs volumétriques des Centrales Solaires Thermodynamiques (CST).Actuellement, la conception de ces récepteurs en Carbure de Silicium (SiC) est restreinte par les techniques existantes de fabrication, et leurs morphologies se limitent donc principalement à des mousses ou des canaux parallèles. Or, ce type de structure ne permet pas d’exploiter tout le caractère 3D proposé par les récepteurs, en raison notamment d’une absorption trop hétérogène du rayonnement solaire dans le volume. Dans ce travail de thèse, afin de rechercher la répartition de l’absorption la plus homogène possible dans l’ensemble du volume, de nombreuses structures aux formes variées sont générées virtuellement. Une simulation de l’éclairement solaire reçu est réalisée sur l’ensemble de ces structures, grâce à un code de calcul développé spécialement pour cette application, permettant ainsi d’en retenir trois répondants au mieux aux critères du cahier des charges. Ces structures potentiellement optimisées ont ensuite été fabriquées en SiC par impression 3D, par un procédé de projection de liant sur lit de poudre. Elles ont été ensuite testées sur un banc d’essai expérimental du laboratoire PROMES, reproduisant les conditions d’une CST. Les résultats ont montrés que ces structures, aux formes totalement différentes de mousses ou de canaux parallèles, sont capables de produire au maximum de l’air à 860°C en sortie de récepteur, et avec des rendements énergétiques proches de 0,65. Enfin, un code de calcul thermique couplé conducto-radiatif, amélioré durant ce travail, a permis d’analyser ces résultats expérimentaux et servira pour les futurs travaux d’optimisation de la géométrie d’un récepteur. / The "numerical materials" approach, developed at CEA Le Ripaut, consists to numerically optimize a structure, by using calculation codes that allow to realize numerical experiments, in order to answer, as precisely as possible, to a set of specifications. The manufacturing of these optimized structures, whose shapes can be complex, is sometimes not feasible with current manufacturing processes. However, the rapid progress of 3D printing now seems to be able to concretize this approach. The aim of this thesis is to study this manufacturing feasibility, through a concrete application: the optimization of the volumetric receivers of Concentrated Solar Power Plants (CSP). Currently, the design of these silicon carbide (SiC) receptors is restricted by the existing manufacturing techniques, and their morphologies are therefore mainly limited to foams or parallel channels. However, this type of structure does not allow to exploit all the 3D character proposed by the receivers, due in particular to a heterogeneous absorption of solar radiation in the volume. In this work, in order to find the distribution of the most homogeneous absorption possible in the whole volume, many structures with various shapes are generated virtually. A simulation of the solar irradiance received is carried out on all these structures, thanks to a calculation code developed especially for this application, thus allowing to choose three of them, respondents at best to the criteria of the specifications. These potentially optimized structures were then manufactured in SiC by 3D printing, by a binder jetting process. They were then tested on an experimental test bench of the PROMES laboratory, reproducing the conditions of a CSP. Results showed that these structures, where their shapes are totally different from foams or parallel channels, are able to produce a maximum air temperature of 860°C at the output of the receiver, and with efficiencies close to 0.65. Finally, a conducto-radiative coupled thermal computational code, improved during this work, made it possible to analyze these experimental results and will be used for the future work of optimization of the geometry of a receiver.

This dissertation aims at designing a three-phase voltage source inverter based on the SiC devices and mainly the SiC-MOSFET. The designed inverter offers a possibility to drive the power inverter with a very high efficiency, which can reach up to 99% for 16 kW rated power. The design is dedicated to the electric vehicle application, and it aims at • Providing a comparative study on some of the current discrete SiC devices in terms of the total losses and the thermal conductivity. In addition, a behavioral study of the effective channel mobility with temperature variation in the SiC MOSFET will be investigated. • Designing a gate driver which fits with the driving requirements of the SiC-MOSFET and provides a trade-off between the switching losses and the EMI behavior. • Designing a three-phase voltage source inverter with 16 kW rated power; the design includes minimizing the inverter losses and extracts the EMI model of the power inverter by considering the effects of the parasitic parameters; moreover a short guideline for selecting the heat-sink based on the static network is introduced. • Proposing a new and simplified carried-based PWM, this will reduce the harmonics in the output waveforms and enhance the utilization of the DC-link voltage. • Proposing a new strategy for compensating the dead-time effect in carrier based-PWM and to find out the proper dead-time level in VSI based on SiC –MOSFET. • Designing faults diagnosis and protection circuits in order to protect the power inverter from the common faults; overcurrent, short-circuit, overvoltage, and overtemperature faults.