A l’heure actuelle, les Micro-Electro-Mechanical-Systems (MEMS) sont devenusincontournables dans les produits technologiques quotidiens. De par leur taille,leurs performances et leur intégration, les microsystèmes résonants se sontinscrits dans la diversification de la fameuse Loi de Moore. Cependant les applications detype base de temps demeurent le segment de marché où les MEMS ne parviennent pas às’imposer durablement. En effet, grâce à une stabilité en fréquence de quelques parties parmillions, l’oscillateur à base de résonateur en Quartz reste le produit numéro 1 d’unmarché estimé à dix-sept milliards de dollars.Etant donné le lien entre la fréquence d’un résonateur silicium MEMS et ses dimensionsintrinsèques, les différentes étapes de fabrication induisent un décalage de cette fréquencepar rapport à la valeur visée. C’est donc cet écart que nous tenterons d’adresser. Dans cecontexte, nous avons proposé une nouvelle méthode de correction à l’échelle du substrat.Cette méthode consiste en une ultime étape technologique, après une première mesureélectrique des dispositifs qui permet de quantifier l’erreur, à ramener la fréquence à lavaleur souhaitée par un ajout localisé de matière. Nous montrerons qu’il est possible, enune seule étape, de réduire la Gaussienne représentative de la variation de la fréquence ausein du substrat à quelques parties par million. Pour cela, nous avons développé deuxmodèles physiques qui permettent de quantifier la correction pour atteindre les objectifs.En parallèle, nous avons mis en place un processus de fabrication compatible avec la filièreCMOS avec seulement dix-sept étapes et deux masques photolithographiques dont le pointde départ est un substrat de type SOI. Ce procédé a permis la fabrication de résonateur àmodes de flexion et ondes de volume, dont les performances intrinsèques (f et Q)permettent de concurrencer les résonateurs Quartz. Enfin, nous avons validé notre conceptet nos modèles physiques par des caractérisations électriques de nos dispositifs.L’analyse des résultats nous a permis de dresser une liste des pistes d’amélioration pourétablir une voie vers l’industrialisation durable des résonateurs MEMS. Dans un premiertemps, une attention toute particulière se portera sur le choix du substrat et la technologieutilisée pour garantir des performances optimales. La méthode de correction nécessite unemesure électrique intermédiaire, cette étape doit être précisée et il faudra s’assurer qu’ellen’augmente pas le coût global de la fonction. Bien que discutés, le packaging du MEMS etl’intégration seront des points à étudier, tout particulièrement pour conserver lesspécifications du résonateur lui-même. / Present, Micro-Electro-Mechanical-Systems (MEMS) have become essential ineveryday technology products. Thanks to their size, performances andintegration, resonant microsystems have been enrolled in the diversification ofthe famous Moore's Law. However, the time based applications remain the market segmentwhere MEMS are unable to settle permanently. Indeed, the oscillator-based Quartz is thenumber one product on the market, a market estimated at $ 17 billions, thanks to afrequency stability of a few parts per million over its lifetime.Given the link between the frequency of a MEMS resonator and its intrinsic dimensions,the various manufacturing steps induce a shift of this frequency from the target value. Wewill try to address this difference.In this context, we proposed a new method of correction across the wafer. This methodconsists of a final technological step after a first electrical measurement to quantify theshift. We will show that it is possible in one step, to reduce the Gaussian representing thefrequency variation within the wafer to a few parts per million. From this perspective, wehave developed two physical models that quantify the correction to achieve the objectives.Moreover, we set up a manufacturing process CMOS compatible with only 17 steps and2 photolithographic masks starting with a SOI wafer. This process has enabled theproduction of flexural mode resonators and bulk mode resonators, whose intrinsicperformances (f, Q) can compete with Quartz. Finally, we validated our concept and ourphysical models thanks to electrical characterization of our devices.Analysis of the results allowed us to develop a list of possible improvements to establish aroute to the industrialization of MEMS resonators. First, special attention will be focusedon the choice of substrate and the technology used to ensure perfect performances.Correction method requires a preliminary electrical measurement, this step must bedetailed and one have to ensure that it does not increase the overall cost. Although partiallystudied, the packaging of MEMS and integration are the points to consider in particularkeeping the specifications of the resonator itself.

L’objectif de ce travail est d’aborder la conception de réseaux d’adaptation d’impédance accordable (RAA) dans deux contextes bien distincts en radiofréquences : le RAA en faible signal et le RAA en fort signal.Concernant les aspects faible signal, des critères de performance de RAA ont été établis et étudiés. Une nouvelle expression générale de l’efficacité d’un RAA a été développée. Elle permet de prédire le rendement d’un RAA à partir des facteurs de qualité des composants dont on dispose dans une technologie donnée et du rapport de transformation à réaliser. Des abaques de couverture d’impédances en fonction des pertes d’insertion ont été calculés. Ils mettent en évidence les régions de couverture où le RAA apporte une amélioration à la performance du système, pour diverses topologies de RAA.Un démonstrateur sur PCB a été réalisé. Il est constitué de deux RAA, qui assurent l’adaptation simultanée d’un amplificateur de puissance sur une large plage d’impédances, comprises dans un cercle de l’abaque de Smith d’équation VSWR < 5 :1. La zone de couverture a été mesurée et présentée en fonction des pertes d’insertion, qui mettent en évidence les régions où les RAA contribuent à l’amélioration de la performance de l’amplificateur et celles où les pertes d’insertion du RAA n’arrivent pas à compenser le gain du à la réduction des coefficients de réflexion.Dans une seconde partie, la conception de RAA en fort signal a été traitée. L’objectif a été de présenter à la sortie d’un amplificateur de puissance les impédances qui optimisent son efficacité pour chaque puissance de travail. Un démonstrateur en technologie CMOS SOI 130 nm a été conçu et simulé. Il consiste en un amplificateur de puissance pour le standard WCDMA, fonctionnant à 900 MHz, et un RA accordable par des varactors MOS, capable de générer les impédances optimales correspondant à des puissances de sortie comprises entre 20 et 30 dBm. Les résultats ont mis en évidence le bénéfice apporté par l’insertion d’un RA accordable par rapport à un RA fixe. / The aim of this research was the design of tunable matching networks, in two different contexts: the TMN at low and high signals.Performance criteria of TMN were studied. A general expression has been developed that estimates the TMN efficiency in function of the quality factor of the components used. The impedance coverage of different RAA topologies was plotted in function of the insertion losses.For the small signal, we designed a prototype in PCB, composed by two TMN, which ensure the simultaneous matching of a power amplifier in a wide range of impedances, included in a circle of the Smith chart VSWR < 5: 1. The coverage area was measured and presented in function of the insertion losses, emphasizing the areas where the TMN contribute to improve the amplifier performance and those where insertion losses of the TMN are not able to compensate gain with the reduction of the reflection coefficients.Subsequently, we discussed the design of TMN for the large signal. The objective is to present at the output of a power amplifier, the impedances that optimize efficiency for each power of operation. A 130 nm SOI prototype was designed and simulated, consisting of a power amplifier for WCDMA standard, 900 MHz, and a MN tunable by MOS varactors able to produce the optimal impedances corresponding to an output power between 20 and 30 dBm. The results showed the benefit provided by inserting a tunable MN compared to a fixed one.

Este trabalho apresenta o estudo da influência do tensionamento mecânico (strain) no efeito de abaixamento de barreira induzido pelo dreno (DIBL) em dispositivos SOI FinFETs de porta tripla com e sem crescimento seletivo epitaxial. Também é analisada a influência do uso de crescimento seletivo epitaxial nesses dispositivos em relação ao efeito de canal curto mencionado. O uso de transistores verticais de múltiplas portas tem permitido a continuidade do escalamento dos dispositivos, apresentando melhora nos níveis de corrente bem como a supressão dos efeitos de canal curto. No entanto, ao reduzir a largura do canal, aumenta-se a resistência total do transistor, diminuindo seu desempenho. A fim de melhorar essa característica, as técnicas de tensionamento mecânico e crescimento de fonte e dreno tem sido empregadas. No primeiro caso, ao se deformar mecanicamente a estrutura do canal, altera-se o arranjo das camadas eletrônicas que ocasiona o aumento da mobilidade dos portadores. Conseqüentemente, a corrente aumenta tal como a transcondutância do dispositivo. A técnica de crescimento de fonte e dreno chamada de crescimento seletivo epitaxial (SEG) tem como finalidade reduzir ainda mais a resistência elétrica total da estrutura, uma vez que a área dessas regiões aumenta, possibilitando o aumento das áreas de contato, que são responsáveis pela maior parcela da resistência total. Esse trabalho baseia-se em resultados experimentais e simulações numéricas tridimensionais que analisam o comportamento dos transistores com as tecnologias acima apresentadas em função do efeito de DIBL. / This work presents a study about the influence of strain in the drain induced barrier lowering effect (DIBL) in triple gate SOI FinFETs. Also it is analyzed the selective epitaxial growth used in that structures, comparing their behavior in relation to DIBL effect. Using the vertical multi-gate devices become possible the downscale whereas they present higher current level and suppressed short channel effects. However, reducing the channel width, the transistors total resistance increases and consequently its performance decreases. In order to improve this feature, the strained technology and the Source/Drains growth technique has been employed. In the first case, the mechanical deformation causes a change in the electron shell, which improves the carrier mobility. Consequently, the current level and the transconductance also improve. The selective epitaxial growth technique aims to reduce the devices total resistance since these regions areas increase, allowing large contacts which are responsible for the main parcel of the total resistance. This work is based on experimental results and tridimensional simulations that analyze the transistor behavior using the technologies above presented as a function of DIBL effect.