Orientador: Aleardo Manacero / Banca: Henrique Dezani / Banca: Rodrigo Capobianco Guido / Resumo: A análise de sistemas computacionais por meio de simulação depende fortemente de como as tarefas a serem executadas serão modeladas. Isso é ainda mais importante quando se fala de sistemas de tempo-real, em que tarefas devem ser atendidas dentro dos intervalos corretos e a análise por simulação evita perigos possivelmente presentes se executadas no ambiente real. Entretanto, simuladores de tarefas tipicamente as modelam como blocos independentes de carga de trabalho. Embora isso seja correto ou aceitável em muitas situações, isso não é sempre verdade em sistemas de tempo-real, pois normalmente aplicações desse tipo apresentam relações de dependência entre si. Em alguns simuladores isso é resolvido com a escrita do modelo de tarefa em alguma linguagem de modelagem específica, o que evidentemente dificulta o trabalho de simulação se comparado com abordagens gráficas. Desse modo, aqui se propõe uma abordagem que permita a modelagem de interações entre tarefas, em especial de tempo-real, por meio de interfaces visuais, sem comprometer a corretude do motor de simulação. A modelagem visual permite que o usuário se concentre no problema a ser avaliado e não na programação de seus detalhes, melhorando a eficiência desse processo. Na abordagem proposta se parte do conceito de árvores hierárquicas para estabelecer associações entre tarefas, elementos de processamento e recursos do sistema. As relações previstas entre tarefas incluem precedência, sincronismo, paralelismo e exclusão mútua... / Abstract: Analysis of computing systems through simulation is strongly dependent of how tasks to be executed are modeled. This is even more important in real-time systems, where tasks must be executed before their deadlines, and their simulation avoid possible risks present in the real environment. However, simulators of such tasks usually model them as independent load blocks. Although this is correct for many systems, it is not always true for real-time systems, where applications usually have dependence relationships between tasks. In some simulators this is solved by enforcing the user to write the model in some modeling or simulation language, clearly making the simulation harder when compared to graphical approaches. Therefore, a graphical approach for task modeling is proposed. This approach is specially aimed to real-time tasks and does not compromise simulation accuracy. Graphical, that is visual, modeling allows for the user to focus on the problem to be evaluated and not in programming details of the system, improving the efficiency of this process. This proposal is based on the hierarchical tree concept to establish associations between tasks, processing elements and system resources. Chosen relationships include precedence, synchronism, parallelism and mutual exclusion. This proposal is validated through its application in a simulator of real-time scheduling algorithms named RTsim, which already offers interesting modeling/simulation characteristics such as interfaces to ... / Mestre

Extracting information from acoustic signals is a common task in signal processing and pattern recognition. Broadly speaking, the processing system has, as initial task, to obtain a low-dimensional representation of the acoustic signal, extracted trough computational methods called feature extractors. This representation aims to present the sound of speech in a more convenient form to extract the information contained in the signal. Considering the initial task of processing systems, this work presents a detailed study of three classic methods for features extracting, namely: the Mel - Frequency Cepstrum Coefficients (MFCC), the Ensemble Interval Histogram (EIH), and the Zero Crossing with Peak amplitudes (ZCPA). Still in the literature review step, a study of the human peripheral auditory system was accomplished, since the EIH and ZCPA methods are based on models of human hearing. Moreover, a new extraction method based on detection of level crossings was developed, called here as Elementary Acoustic Events (EAE). In order to compare the methods, both reviewed and developed, two different experiments were applied in this work. At first, experiments with additive noise and channel effects for robustness analysis methods were performed. Finally, experiments related to the task of isolated word recognition were applied using alignment Dynamic Time Warping (DTW). The results suggest that the proposed method is more robust than the classical methods implemented, for the proposed experiments. / Extrair informações de sinais acústicos é uma tarefa bastante comum dentro das áreas de processamento de sinais e reconhecimento de padrões. De uma maneira geral, os sistemas de processamento têm como tarefa inicial obter uma representação de baixa dimensão do sinal acústico, obtida a partir de métodos computacionais denominados extratores de características. Tal representação propõe apresentar o som da fala de uma forma mais conveniente à tarefa de extração e utilização da informação contida no sinal. Dentro deste contexto, nesta dissertação foi realizado um estudo detalhado de três métodos clássicos para extração de características de sinais acústicos existentes na literatura, a saber: os Mel-Frequency Cepstrum Coefficients (MFCC); o modelo Ensemble Interval Histogram (EIH); e o modelo Zero-Crossing with Peak Amplitudes (ZCPA). Sendo que, ainda para revisão bibliográfica, um estudo do sistema auditivo periférico humano foi realizado, visto que os métodos EIH e ZCPA são baseados em modelos do ouvido humano. Em seguida, um novo método de extração baseado em detecção de cruzamentos de nível foi desenvolvido ao longo do trabalho, denominado Eventos Acústicos Elementares (EAE). Diversos experimentos foram realizados a fim de comparar os métodos clássicos e o método desenvolvido nessa dissertação. Na primeira etapa, foram realizados experimentos com ruídos aditivos e com efeitos convolutivos de canal, para análise de robustez dos métodos. Por fim, referente à segunda etapa da análise comparativa dos métodos, foram realizados experimentos relativos à tarefa de reconhecimento de palavras isoladas, utilizando o método de alinhamento temporal Dynamic Time Warping (DTW). Os resultados obtidos indicam que o método proposto possui maior robustez quando comparado aos métodos clássicos implementados.

Orientador: Rodolfo Jardim de Azevedo / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação / Made available in DSpace on 2018-08-10T11:21:32Z (GMT). No. of bitstreams: 1 Sigrist_ThiagoMassariolli_M.pdf: 1159366 bytes, checksum: 1b73082be801a7391d4d5176c6e49207 (MD5) Previous issue date: 2007 / Resumo: O surgimento dos SoCs (Systems-on-Chip) levou ao desenvolvimento das metodologias de projeto baseadas em TLM (Transaction-Level Modelling), que oferecem diversas etapas de modelagem intermediárias entre a especificação pura e a descrição sintetizável RTL (Register Transfer Level ), tornando mais tratável o projeto de sistemas dessa complexidade. Levando-se em consideração que esses sistemas geralmente possuem microprocessadores como módulos principais, torna-se desejável o uso de linguagens de descrição de arquiteturas (ADLs ? Architecture Description Languages) como ArchC e suas ferramentas para que seja possível modelar esses processadores e gerar módulos simuladores para eles em uma fração do tempo tradicionalmente gasto com essa tarefa. Porém, ArchC, em sua penúltima versão, a 1.6, possui utilidade limitada para esse fim, pois os simuladores que é capaz de gerar são autocontidos, não sendo facilmente integráveis aos modelos TLM em nível de sistema como um todo. Este trabalho consiste em uma remodelagem da linguagem ArchC e sua ferramenta acsim de modo a acrescentar essa capacidade de integração aos simuladores funcionais interpretados que é capaz de gerar, dando assim origem à versão 2.0 de ArchC / Abstract: The advent of SoCs (Systems-on-Chip) lead to the development of project methodologies based on TLM (Transaction-Level Modelling), which consist of several modelling layers between pure specifications and synthesizable RTL (Register Transfer Level ) descriptions, making the complexity of such systems more manageable. Considering that those systems usually have microprocessors as main modules, it is desirable to use architecture description languages (ADLs) like ArchC and its toolkit to model those processors and generate simulator modules for them in a fraction of the time usually spent in that task. However, ArchC, in its previous version, 1.6, has limitations for that use, since the simulators it generates are self-contained, thus hard to integrate to TLM system-level models. This work consists in remodelling ArchC and its acsim tool, adding this ability of integration to its functional interpreted simulators, leading to version 2.0 of ArchC / Mestrado / Sistemas de Computação / Mestre em Ciência da Computação

Extracting information from acoustic signals is a common task in signal processing and pattern recognition. Broadly speaking, the processing system has, as initial task, to obtain a low-dimensional representation of the acoustic signal, extracted trough computational methods called feature extractors. This representation aims to present the sound of speech in a more convenient form to extract the information contained in the signal. Considering the initial task of processing systems, this work presents a detailed study of three classic methods for features extracting, namely: the Mel - Frequency Cepstrum Coefficients (MFCC), the Ensemble Interval Histogram (EIH), and the Zero Crossing with Peak amplitudes (ZCPA). Still in the literature review step, a study of the human peripheral auditory system was accomplished, since the EIH and ZCPA methods are based on models of human hearing. Moreover, a new extraction method based on detection of level crossings was developed, called here as Elementary Acoustic Events (EAE). In order to compare the methods, both reviewed and developed, two different experiments were applied in this work. At first, experiments with additive noise and channel effects for robustness analysis methods were performed. Finally, experiments related to the task of isolated word recognition were applied using alignment Dynamic Time Warping (DTW). The results suggest that the proposed method is more robust than the classical methods implemented, for the proposed experiments. / Extrair informações de sinais acústicos é uma tarefa bastante comum dentro das áreas de processamento de sinais e reconhecimento de padrões. De uma maneira geral, os sistemas de processamento têm como tarefa inicial obter uma representação de baixa dimensão do sinal acústico, obtida a partir de métodos computacionais denominados extratores de características. Tal representação propõe apresentar o som da fala de uma forma mais conveniente à tarefa de extração e utilização da informação contida no sinal. Dentro deste contexto, nesta dissertação foi realizado um estudo detalhado de três métodos clássicos para extração de características de sinais acústicos existentes na literatura, a saber: os Mel-Frequency Cepstrum Coefficients (MFCC); o modelo Ensemble Interval Histogram (EIH); e o modelo Zero-Crossing with Peak Amplitudes (ZCPA). Sendo que, ainda para revisão bibliográfica, um estudo do sistema auditivo periférico humano foi realizado, visto que os métodos EIH e ZCPA são baseados em modelos do ouvido humano. Em seguida, um novo método de extração baseado em detecção de cruzamentos de nível foi desenvolvido ao longo do trabalho, denominado Eventos Acústicos Elementares (EAE). Diversos experimentos foram realizados a fim de comparar os métodos clássicos e o método desenvolvido nessa dissertação. Na primeira etapa, foram realizados experimentos com ruídos aditivos e com efeitos convolutivos de canal, para análise de robustez dos métodos. Por fim, referente à segunda etapa da análise comparativa dos métodos, foram realizados experimentos relativos à tarefa de reconhecimento de palavras isoladas, utilizando o método de alinhamento temporal Dynamic Time Warping (DTW). Os resultados obtidos indicam que o método proposto possui maior robustez quando comparado aos métodos clássicos implementados.

Orientador: Wagner Caradori do Amaral / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-21T17:47:47Z (GMT). No. of bitstreams: 1 Loureiro_RicardoAugustoMartineli_M.pdf: 7426886 bytes, checksum: 665c6b8dbef8581afe4d6c8731e13938 (MD5) Previous issue date: 1994 / Resumo: Este trabalho analisa a utilização de controladores adaptativos no controle do nível do aço no molde de uma máquina de lingotamento contínuo. São utilizados dois tipos de controladores adaptativos: o controlador de variância mínima generalizada (GMV) e o controlador preditivo generalizado (GPC). O desempenho destes controladores são comparados com o controlador proporcional-integral-derivativo (PID) que apresenta parâmetros fixos. É apresentada uma breve explicação sobre o processo de lingotamento contínuo e a importância do controle do nível do aço para a qualidade dos lingotes produzidos, bem como segurança e produtividade do sistema. Apresenta-se as características do processo que motivam a utilização de controladores adaptativos, tais como: não-linearidades, parâmetros variantes no tempo, presenças de ruído e atrasos de transporte. É desenvolvido o modelo do processo e apresentado o simulador desenvolvido neste trabalho para o estudo dos diferentes controladores. São apresentados os controladores GMV e GPC com o desenvolvimento matemático de cada um, bem como os algoritmos implementados. São apresentados os resultados de simulações para diferentes situações que ilustram as características dos controladores perante fatores importantes ao sistema controlado, tais como: sobre-elevação inicial, variância do nível de aço no molde, efeito do rompimento de escória nas válvulas de controle, variação do sinal de controle, presença de ruído no sistema de controle, etc / Mestrado / Mestre em Engenharia Elétrica

Orientador: Rodolfo Jardim de Azevedo / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação / Made available in DSpace on 2018-08-22T19:27:44Z (GMT). No. of bitstreams: 1 Guedes_Marcelo_M.pdf: 3596190 bytes, checksum: cb76d95f3dd3a8542b2e08b6b38550e0 (MD5) Previous issue date: 2012 / Resumo: A dissertação apresenta acSynth, um conjunto de ferramentas integradas que tem por objetivo fornecer uma plataforma aberta de desenvolvimento e síntese de projetos a partir de descrições em ADL ArchC. Como primeiro trabalho, acSynth foi equipado com ferramentas para caracterização de consumo de energia de processadores através do método Tiwari. Isto foi concretizado através da composição das ferramentas PowerSC, acPower e acPowerGen, capacitando acSynth a obter e armazenar informações de consumo de energia. Estes dados podem, então, ser utilizados em simulações em acSim, com geração automática de relatórios em nível ADL. Após a caracterização, é possível distribuir as informações coletadas para evitar reexecutar o fluxo para as mesmas ferramentas e processadores. O trabalho apresenta resultados de caracterização dos processadores MIPS-I Plasma e SPARCv8 Leon3, bem como integração com as ferramentas de síntese da Altera e da Xilinx. Os processadores foram submetidos a testes com os benchmarks acStone, Mibench e Mediabench, com elaboração de relatórios de consumo de energia e gráficos de perfil energético no tempo. Um estudo do erro da caracterização foi apresentado. Para testes com MIPS-I o erro efetivo sobre plataforma Xilinx variou de 0,02% a 61,05%, com 91% dos casos com erro menor ou igual a 30%. Em plataforma Altera o erro efetivo variou de 0,01% a 17,49% com 96% dos casos com erro menor ou igual a 15%. Para testes com SPARCv8 em plataforma Xilinx o erro efetivo variou de 0,14% a 40,66% com 95% dos casos com erro menor ou igual a 20%. Adicionalmente, desenvolveu-se um processador MIPS-I pipelined através do fluxo da ferramenta acRTL. Um histórico do processo com detalhes dos prós e contras é apresentado. Um arquivo com dados de consumo de energia das instruções suportadas foi elaborado. Por fim, energia, área e desempenho foram estudados e comparados ao processador Plasma. As principais contribuições deste trabalho são: interconexão de ferramentas e mostra dos benefícios obtidos com isto; apresentação de uma abordagem de caracterização de consumo de energia de processadores no nível de arquitetura; demonstração de um método funcional para expansão de acSim para abarcar novos aspectos de simulação em alto nível; aplicação prática de acRTL / Abstract: This work presents acSynth, an integrated framework for development and synthesis based on ArchC ADL descriptions. In its first application, acSynth includes characterization tools to allow power consumption analysis for supported processor architectures, through Tiwari's method. The power analysis and characterization tools were achieved by integrating PowerSC, acPower and acPowerGen, allowing acSynth to gather, process and store power consumption data in order to create power reports. This data could then be used in acSim simulations, generating ADL level power analysis reports automatically. We show characterization results for MIPS-I Plasma processor and SPARCv8 Leon3 processor using two different synthesis tools and workflows, Altera and Xilinx. The processors were tested with acStone, Mibench and Mediabench benchmarks, generating power reports and energy consumption profile graphs with energy per time data. We analyzed the error comparing to RTL simulations. The analysis with MIPS-I and Xilinx tool set presented effective error between 0.02% and 61.05%, with 91% of the total number of analyzed cases presenting errors with less than or equal to 30%. Adopting Altera tool set, the effective error was between 0.01% and 17.49% with 96% of the total number of analyzed cases showing error with less than or equal to 15%. For SPARCv8 architecture, using Xilinx tool set, the effective error ranged between 0.14% and 40.66% with 95% of the total number of analyzed cases presenting errors with less than or equal to 20%. Furthermore, a MIPS-I pipelined processor was developed using the acRTL workflow. The complete development is detailed in this dissertation, highlighting the method advantages and disadvantages. The new processor power consumption data was collected and an acSynth power database generated. Finally, power, area and performance was investigated and compared to the stable processor Plasma. The main contributions of the present dissertation are: ArchC tool set integration showing the benefits in high level analysis; introduction of a new power characterization method in architecture level, expanding ArchC environment; design of a practical method to expand the acSim analysis and behavior, covering new high level simulation aspects; the practical use of acRTL / Mestrado / Ciência da Computação / Mestre em Ciência da Computação

Orientador: Jose Luiz Antunes de Oliveira e Sousa / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Civil, Arquitetura e Urbanismo / Made available in DSpace on 2018-08-08T23:02:14Z (GMT). No. of bitstreams: 1 Rosa_AlaorLeandro_M.pdf: 2119051 bytes, checksum: 8f5c501220a7f5599ce9888da3461e86 (MD5) Previous issue date: 2005 / Resumo: Este trabalho enfoca o estudo de processos de fratura em vigas de concreto, concreto reforçado com fibras de aço, concreto armado e concreto armado reforçado com fibras de aço, através da simulação numérica com o código de elementos finitos DIANA. O estudo envolve a área de pesquisa em materiais compósitos à base de cimento, resultantes da adição de fibras de aço descontínuas orientadas aleatoriamente, e a análise numérica de sólidos contendo fissuras. Foram realizadas simulações numéricas de processos de fratura em vigas, sob carregamento monotônico, de acordo com os modelos de fissura discreta (¿discrete crack model¿) e de fissura distribuída (¿smeread crack model¿). As curvas tensão-abertura de fissura (s ¿ ?w), que caracterizam o comportamento do concreto e do concreto reforçado com fibras de aço, após a tensão de tração ser atingida, foram obtidas por retroanálise de vigas entalhadas submetidas ao ensaio de flexão em três pontos. As simulações foram realizadas para comparar resultados numéricos e experimentais de vigas entalhadas carregadas em três pontos e vigas armadas projetadas para ruptura à flexão e ao esforço cortante. Em todos os casos, foram considerados espécimes sem e com adição de fibras de aço / Abstract: This work addresses the study of fracture processes in concrete beams with conventional and steel fiber reinforcements, through numerical simulation with DIANA Finite Element Analysis code. The study include the research area of cementitious material composites, obtained from the addition of discrete and randomly oriented steel fibers to the concrete, and the area of numerical analysis of solids containing cracks. Numerical simulations of fracture processes in beams, subject to flexure and shear under monotonic load, were performed according to the smeared crack model and to the discrete crack model. The stress-crack opening curves (s ¿ ?w), used to characterize the material constitutive behavior of the concrete after tensile stress is reached, were obtained by inverse analysis of notched prismatic specimens subject to three-point-bending tests. The simulations were performed to compare numerical and experimental results from notched three-point-bending specimens and from reinforced beams designed for diagonal shear or flexural failure. Specimens with and without steel fibers were analyzed in all the cases / Mestrado / Estruturas / Mestre em Engenharia Civil

Este trabalho consiste em um caso de estudo de um emulador de planta industrial implementado em FPGA (Field Programmable Gate Array), a fim de simulação de sistemas em conjunto com um CLP (Controlador Lógico Programável). Com isso, fundamentado na indústria de manufatura, são confrontados resultados práticos de um protótipo de processo industrial com os resultados de um modelo aplicado em FPGA. Dessa maneira, tem-se como objetivo o auxílio em testes em níveis de validação de aplicação em desenvolvimento, aproximação de condições de chão de fábrica, otimização de controle de processo e treinamento em automação industrial baseada em CLP. Como proposta para os modelos, a pesquisa utiliza características de um sistema em malha fechada de controle de velocidade de esteira e a partir desse, um processo de sistema discreto, o qual utiliza como base um processo manufatureiro. Inicialmente a revisão bibliográfica apresenta trabalhos em torno de simulação de sistemas e emuladores baseados em hardware reconfigurável. Também são revisados temas relacionados à indústria de manufatura com a aplicação do CLP, assim como a técnica de modelagem GRAFCET. Em seguida, são apresentadas questões referentes à lógica reconfigurável em torno dos dispositivos FPGA. Na sequência da explanação do tema, é realizada a descrição dos protótipos utilizados, assim como os modelos desenvolvidos em FPGA para o emulador, e assim a realização das comparações dos dados. Com a apresentação dos resultados é possível a verificação da semelhança entre os dois sistemas, físico e modelado na FPGA. As pequenas diferenças detectadas nos resultados obtidos, em alguns pontos da simulação, são discutidas no final do trabalho. / This work is a case study of an industrial plant emulator implemented in FPGA (Field Programmable Gate Array), to simulate systems together with a PLC (Programmable Logic Controller). Based in manufacturing industry, practical results of an industrial process prototype are confronted with the results of an applied model in FPGA. The objective is to assist in testing application validation levels in development, approximation of factory floor conditions, optimization of control process and training in industrial automation based on PLC. As a proposal for the models, the research use characteristics of a closed loop speed control system and from this, a discrete system process, which uses as a basis a manufacturing process. Initially the bibliographic review presents works around simulation of systems and emulators based on reconfigurable hardware. Also are reviewed topics related to the manufacturing industry with the application of PLC, beside the GRAFCET modeling technique. Next, questions will set out questions about reconfigurable logic around FPGA devices. Following the explanation of the theme, we describe the used prototypes and the developed models developed in FPGA for the emulator. Finally the obtained data are compared. With the presentation of the results is possible to verify the similarity between the two systems, physical and modeling in the FPGA. The small differences detected in the results obtained, in some points of the simulation, are discussed at the end of the work.

Este trabalho apresenta uma arquitetura para simulação de circuitos de lógica com binacional de topologia arbitrária, visando interfaceamento com algoritmos evolutivos para fins de geração de hardware. A implementação é em FPGA utilizando a técnica VRC. O simulador permite circuitos compostos por LUTs de número de entradas parametrizável. A livre interconectividade entre as LUTs permite a construção de circuitos cíclicos. A arquitetura é modular e de interfaceamento simples. Alta performance é obtida através do uso de múltiplos módulos de simulação em paralelo, trazendo resultados que ultrapassam os obtidos em outros trabalhos utilizando DPR. / This work presents an architecture for simulation of combinational logic circuits of arbitrary topology, meant to be interfaced with evolutionary algorithms for hardware generation. It was implemented in FPGA using the VRC technique. The simulator allows for circuits composed of LUTs of parametrizable number of imputs. The free interconectivity between LUTs allows the construction of cyclic circuits. The architecture is modular and of simple interfacing. High performance is obtained by the use of multiple simulation modules in parallel, bringing results that surpass the ones obtained from other works based on DPR.

Este trabalho apresenta uma arquitetura para simulação de circuitos de lógica com binacional de topologia arbitrária, visando interfaceamento com algoritmos evolutivos para fins de geração de hardware. A implementação é em FPGA utilizando a técnica VRC. O simulador permite circuitos compostos por LUTs de número de entradas parametrizável. A livre interconectividade entre as LUTs permite a construção de circuitos cíclicos. A arquitetura é modular e de interfaceamento simples. Alta performance é obtida através do uso de múltiplos módulos de simulação em paralelo, trazendo resultados que ultrapassam os obtidos em outros trabalhos utilizando DPR. / This work presents an architecture for simulation of combinational logic circuits of arbitrary topology, meant to be interfaced with evolutionary algorithms for hardware generation. It was implemented in FPGA using the VRC technique. The simulator allows for circuits composed of LUTs of parametrizable number of imputs. The free interconectivity between LUTs allows the construction of cyclic circuits. The architecture is modular and of simple interfacing. High performance is obtained by the use of multiple simulation modules in parallel, bringing results that surpass the ones obtained from other works based on DPR.