Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia de Produção. / Made available in DSpace on 2012-10-22T05:38:59Z (GMT). No. of bitstreams: 1 225264.pdf: 1661939 bytes, checksum: 6a839d0847e306ec0cff392e70fc9b8b (MD5) / O desenvolvimento de tecnologias inteligentes aplicáveis aos sistemas e estruturas jurídicas da sociedade é, muito provavelmente, uma das mais atraentes áreas de pesquisa no âmbito das investigações científicas em Inteligência Artificial. Milhares de linhas de código #inteligente# têm sido escritas para provar que é possível confinar o conhecimento humano especializado, da seara jurídica, em sistemas decisionais ou de suporte à decisão, diretamente aplicáveis na interpretação do Direito e na administração da Justiça, a despeito de inúmeras críticas de especialistas na área jurídica, entre advogados, juízes e outros profissionais, além de psicólogos, sociólogos e filósofos. Tanto se deve, principalmente, às aparentes similaridades presentes entre tais ordenamentos jurídicos e algumas tecnologias de inteligência de máquina mundialmente aplicadas, entre elas os Sistemas Especialistas (S.E.) A presente pesquisa visa discutir tais dificuldades e suas implicações filosóficas e práticas, para, num viés metodológico indutivodedutivo e análise aprofundada, demonstrar as incompatibilidades existentes entre as normas jurídicas, ditas cláusulas abertas, com o intuito de fornecer subsídios que apontem a inadequação da aplicação de técnicas de Inteligência Artificial no apoio à decisão jurídica. É provável que uma das mais consistentes razões do crescente descrédito de tais tecnologias diga respeito a sua incompatibilidade com a verdadeira natureza da inteligência humana consciente, em termos de capacidade de juízo, já que tais máquinas de software são incapazes de lidar com metáforas, cláusulas e categorias abertas.

Orientadores: Paulo Cesar Centoducatte, Rodolfo Jardim de Azevedo / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação / Made available in DSpace on 2018-08-20T15:21:59Z (GMT). No. of bitstreams: 1 Almeida_HenriqueDantede_M.pdf: 506967 bytes, checksum: ca41d5af5008feeb442f3b9d9322af51 (MD5) Previous issue date: 2012 / Resumo: O projeto ArchC visa criar uma linguagem de descrição de arquiteturas, com o objetivo de se construir simuladores e toolchains de arquiteturas computacionais completas. O objetivo deste trabalho é dotar ArchC com capacidade para gerar simuladores de caches. Para tanto foi realizado um estudo detalhado das caches (tipos, organizações, configurações etc) e do funcionamento e do código do ArchC. O resultado foi a descrição de uma coleção de caches parametrizáveis que podem ser adicionadas 'as arquiteturas descritas em ArchC. A implementação das caches é modular, possuindo código isolado para a memória de armazenamento da cache e políticas de operação. A corretude da cache foi verificada utilizando uma sequ¿encia de simulações de diversas configurações de cache e com comparações com o simulador dinero. A cache resultante apresentou um overhead, no tempo de simulaçao, que varia entre 10% e 60%, quando comparada a um simulador sem cache / Abstract: The ArchC project aims to create an architecture description language, with the goal of building complete computer architecture simulators and toolchains. The goal of this project is to add support in ArchC for simulating caches. To achieve this, a detailed study about caches (types, organization, configuration etc) and about the ArchC code was done. The result was a collection of parameterized caches that may be included on the architectures described with ArchC. The cache implementation is modular, having isolated code for the storage and operation policies. Implementation correctness was verified using a set of many cache configurations and with comparisons with the results from dinero simulator. The resulting cache showed an overhead varying between 10% and 60%, when compared to a simulator without caches / Mestrado / Ciência da Computação / Mestre em Ciência da Computação

Submitted by Jorge de Castro Teixeira Filho (jteixeirafilho@bol.com.br) on 2015-12-23T12:08:14Z No. of bitstreams: 1 Projeto Banca Final Entrega Revisado.pdf: 1166587 bytes, checksum: 00f3cd51838e693d8f3b75bae989f2a1 (MD5) / Rejected by Ana Luiza Holme (ana.holme@fgv.br), reason: Prezado Jorge, O titulo do seu trabalho está diferente da ata da banca, não pode ser diferente a não ser que a banca tenha definido a alteração, na ata não tem essa informação. Caso tenha sido a banca precisaria que o Prof. Leandro escreva no verso da ata a alteração. Segue titulo da ata: Proposta de análise do banco virtual no contexto dos canais bancários e da aceitação dos clientes Ana Luiza Holme 37993492 on 2015-12-23T12:46:10Z (GMT) / Submitted by Jorge de Castro Teixeira Filho (jteixeirafilho@bol.com.br) on 2015-12-24T14:11:43Z No. of bitstreams: 1 Projeto Banca Final Entrega Revisado.pdf: 1165003 bytes, checksum: 9545efa3b9d99881005ff4d4f8d37d97 (MD5) / Approved for entry into archive by Ana Luiza Holme (ana.holme@fgv.br) on 2016-01-04T11:10:10Z (GMT) No. of bitstreams: 1 Projeto Banca Final Entrega Revisado.pdf: 1165003 bytes, checksum: 9545efa3b9d99881005ff4d4f8d37d97 (MD5) / Made available in DSpace on 2016-01-04T11:40:07Z (GMT). No. of bitstreams: 1 Projeto Banca Final Entrega Revisado.pdf: 1165003 bytes, checksum: 9545efa3b9d99881005ff4d4f8d37d97 (MD5) Previous issue date: 2015-12-02 / O aumento de competitividade do setor financeiro e a inovação tecnológica bancária resultaram em mudanças na forma como os bancos de varejo atendem seus clientes e distribuem seus produtos. O uso de novos canais de atendimento proporciona benefícios para os bancos, como a economia de custos, bem como para os clientes, como a rapidez e conveniência de horário e local para acessar o banco. Nesse cenário surge um novo modelo bancário, chamado de banco virtual, que tem como principal característica não possuir estrutura física de atendimento ao cliente, tendo os seus canais de atendimento de forma remota ou eletrônica. O modelo já se encontra consolidado em alguns países, porém ainda em fase inicial no Brasil. Mas, para a aceitação dessas novas tecnologias ou modelo bancário, os clientes precisam conhecer, compreender e adotar essas novas possibilidades. Nesse contexto, a aceitação de tecnologias bancárias pelo consumidor passa a ser proposta em diversos estudos acadêmicos que investigaram tecnologias específicas, como terminais de autoatendimento, internet e mobile banking principalmente em mercados desenvolvidos. Assim, verifica-se a possibilidade de contribuir tanto na perspectiva acadêmica quanto na empresarial com estudos que investiguem a aceitação de novas tecnologias e modelos de negócios, como de banco virtual, por parte dos consumidores no Brasil, bem como o impacto da entrada desse modelo na indústria bancária. Dessa forma o presente estudo buscou identificar os possíveis fatores de influência na aceitação do banco virtual, utilizando premissas do modelo da Teoria Unificada de Aceitação e Uso da Tecnologia (UTAUT). As análises e resultados apresentados desta pesquisa foram baseados em entrevistas aplicadas junto a executivos do setor bancário e em clientes de um banco virtual. Os procedimentos utilizados permitiram fornecer informações quanto ao impacto e mudanças no modelo do banco tradicional, no aumento do uso e dos investimentos nos canais de tecnologia e nos fatores de expectativa de desempenho, expectativa de esforço e a influência social que se mostraram com alto poder de influência para a aceitação do modelo de banco virtual pelos clientes

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro tecnológico. Programa de Pós-Graduação em Engenharia de Produção / Made available in DSpace on 2012-10-19T07:40:00Z (GMT). No. of bitstreams: 0Bitstream added on 2014-09-25T20:25:55Z : No. of bitstreams: 1 185537.pdf: 40032877 bytes, checksum: b9ac28c438deed5dee0518cab3b11c55 (MD5) / O presente trabalho relata a necessidade, na era atual, da utilização de sistemas especialistas para auxiliar os tomadores de decisão empresarial, pois a enorme quantidade de informações encontradas nas bases de dados das empresas torna a análise destas sem a ajuda da informática inviável, uma vez que a capacidade de inferência humana é limitada. Além da precisão da extração de conhecimento novo útil a partir das informações contidas nestas bases de dados de forma automática computacionalmente, pois tal conhecimento pode ser utilizado para a formação da base de conhecimento de um sistema especialista. Procedeu-se então, a busca na literatura para a realização desta tarefa, encontrando a área de descoberta de conhecimento em base de dados como orientação para tal, a qual propõe a aplicação de algoritmos de mineração de dados, além de atividades de pré-processamento dos dados e pós-processamento do conhecimento descoberto, entre outras. Dentre os algoritmos de mineração de dados encontrados destaca-se o ID3, o qual realiza a aprendizagem supervisionada a partir de exemplos, representando o conhecimento descoberto através de árvore de decisão. Fazendo a "leitura" da árvore pode-se representar este conhecimento na forma de regras e com parte do embasamento teórico de regras de associação calcular o suporte (probabilidade) e a confiança de cada regra. Assim, este estudo possibilitou a criação de uma metodologia de uso de técnicas de indução para criação de regras de sistemas especialistas. Tal metodologia conduziu a criação de um protótipo de software, denominado GARP, que proporciona a geração automática de regras probabilísticas podendo ser usadas em qualquer shell de sistemas especialistas baseada em regras. Para validação desta metodologia, o protótipo criado foi submetido a testes utilizando-se bases de dados fictícios como também, uma aplicação real do jogo de empresas GI-EPS. Por fim, são apresentadas algumas constatações referentes a aplicação desta metodologia em relação ao algoritmo de mineração de dados utilizado, o ID3.

Orientador: Paulo Cesar Centoducatte / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação / Made available in DSpace on 2018-08-19T09:40:46Z (GMT). No. of bitstreams: 1 Auler_Rafael_M.pdf: 1695289 bytes, checksum: e7a4a8add24fe834544d29e932451d61 (MD5) Previous issue date: 2011 / Resumo: O processo de automatização da criação de backends de compiladores, isto é, do componente responsável pela tradução final para código de máquina, é perseguido desde o surgimento dos primeiros compiladores. A separação entre os algoritmos empregados no backend e a descrição formal da máquina, que requer conhecimento sobre a arquitetura alvo, é uma característica bastante desejada, uma vez que propicia a criação de novos backends sem a necessidade de conhecer o projeto do compilador, mas apenas do processador. Por esse motivo, um esforço natural para manter o desenvolvimento simples e intuitivo é a concentração do conhecimento sobre a máquina alvo em uma forma concisa de descrição, a partir da qual seja possível especializar algoritmos genéricos de compilação para este alvo específico. Uma linguagem de descrição de arquiteturas (ADL) permite a especificação das características arquiteturais de processadores, incluindo o seu conjunto de instruções (ISA). Neste trabalho, um estudo de mecanismos para gerar backend de compiladores através de descrições arquiteturais de processadores é apresentado, com ênfase no estudo de caso da ADL ArchC com o compilador LLVM. Um protótipo de um gerador de backends para LLVM a partir de uma descrição em ArchC foi desenvolvido, e backends para as arquiteturas ARM, MIPS, SPARC e PowerPC foram gerados com sucesso. Para alcançar este objetivo, foi usado um algoritmo de busca para resolver o problema da programação automática e inferir como implementar fragmentos pré-selecionados da linguagem intermediária LLVM utilizando instruções de uma arquitetura alvo arbitrária. Quatro técnicas para aumentar a velocidade deste algoritmo são apresentadas, de forma a não somente viabilizar uma solução para a geração automática de backends, mas também concluir o processo em menos de 20 segundos para três das quatro arquiteturas testadas. Programas do benchmark Mibench foram compilados com os compiladores gerados, executados com simuladores ArchC e os resultados comparados com aqueles gerados a partir dos mesmos programas compilados com os compiladores gcc e LLVM original, validando os novos backends. A qualidade do código gerado pode ser comparada com a de compiladores consagrados, caso seja utilizado um otimizador peephole para realizar substituições simples de algumas sequências ineficientes / Abstract: Researchers pursue the automation of compiler backend generation, the component responsible for final translation from intermediate language to machine code, since the begining of compilers theory creation. The separation between the algorithms used in the backend and formal machine description, which encompasses knowledge about the target architecture, is an important feature, since it facilitates the creation of new backends without the need for deep understanding of the compiler project. For this reason, an effort to maintain the development natural, simple and intuitive must concentrate the knowledge of the target machine in a concise description in a way it is possible to specialize generic algorithms to this target. An architecture description language (ADL) allows the specification of architectural features of processors, comprising the instruction set architecture available. This work presents a study of mechanisms for generating compiler backend through architectural descriptions of processors, with emphasis on a case study of the ArchC ADL with the LLVM compiler. We developed an automatic backend generator prototype for LLVM backends based on ArchC and successfully generated backends for the architectures ARM, MIPS, PowerPC and SPARC. To achieve this, we used a search algorithm to solve the problem of automatic programming and to infer how to implement pre-selected fragments of LLVM intermediate language using instructions of an arbitrary target architecture. We present four techniques to increase the speed of this algorithm which not only enables a solution for the automatic generation of backends, but also completes the process in less than 20 seconds for three of four architectures tested. Test compilation of Mibench benchmark programs attested the proper functioning of the backend and revealed that the quality of the generated code can compare with that of existing compilers, if a peephole optimizer were used to perform some simple substitutions of inefficient sequences / Mestrado / Ciência da Computação / Mestre em Ciência da Computação

Submitted by Samira Prince (prince@ufpa.br) on 2012-05-22T13:14:07Z No. of bitstreams: 2 Dissertacao_PropostaArquiteturaEstabelecimento.pdf: 6189891 bytes, checksum: faceb13475a0a2e448cb220fdbb78858 (MD5) license_rdf: 23898 bytes, checksum: e363e809996cf46ada20da1accfcd9c7 (MD5) / Approved for entry into archive by Samira Prince(prince@ufpa.br) on 2012-05-22T13:34:46Z (GMT) No. of bitstreams: 2 Dissertacao_PropostaArquiteturaEstabelecimento.pdf: 6189891 bytes, checksum: faceb13475a0a2e448cb220fdbb78858 (MD5) license_rdf: 23898 bytes, checksum: e363e809996cf46ada20da1accfcd9c7 (MD5) / Made available in DSpace on 2012-05-22T13:34:46Z (GMT). No. of bitstreams: 2 Dissertacao_PropostaArquiteturaEstabelecimento.pdf: 6189891 bytes, checksum: faceb13475a0a2e448cb220fdbb78858 (MD5) license_rdf: 23898 bytes, checksum: e363e809996cf46ada20da1accfcd9c7 (MD5) Previous issue date: 2011 / CNPq - Conselho Nacional de Desenvolvimento Científico e Tecnológico / RNP - Rede Nacional de Ensino e Pesquisa / FAPESPA - Fundação Amazônia de Amparo a Estudos e Pesquisas / A capacidade de processamento das instituições de pesquisa vem crescendo significativamente à medida que processadores e estações de trabalho cada vez mais poderosos vão surgindo no mercado. Considerando a melhoria de desempenho na área de redes de computadores e visando suprir a demanda por processamento cada vez maior, surgiu a ideia de utilizar computadores independentes conectados em rede como plataforma para execução de aplicações paralelas, originando assim a área de computação em grade. Em uma rede que se encontra sob um mesmo domínio administrativo, é comum que exista o compartilhamento de recursos como discos, impressoras, etc. Mas quando a rede ultrapassa um domínio administrativo, este compartilhamento se torna muito limitado. A finalidade das grades de computação é permitir compartilhamento de recursos mesmo que estes estejam espalhados por diversos domínios administrativos. Esta dissertação propõe uma arquitetura para o estabelecimento dinâmico de conexões multidomínio que faz uso da comutação de rajadas ópticas (OBS – Optical Burst Switching) utilizando um plano de controle GMPLS (Generalized Multiprotocol Label Switching). A arquitetura baseia-se no armazenamento de informações sobre recursos de grade de sistemas autônomos (AS -Autonomous Systems) distintos em um componente chamado Servidor GOBS Raiz (Grid OBS) e na utilização do roteamento explícito para reservar os recursos ao longo de uma rota que satisfaça as restrições de desempenho de uma aplicação. A validação da proposta é feita através de simulações que mostram que a arquitetura é capaz de garantir níveis de desempenho diferenciados de acordo com a classe da aplicação e proporciona uma melhor utilização dos recursos de rede e de computação. / The processing capacity of research institutions has been growing significantly as processors and workstations increasingly powerful emerging in the market. Considering the improvement of performance in the area computer networks and seeking to fill the demand for ever greater processing, the idea to use networked computers as independent platform for running parallel applications, thus creating the area grid computing. In a network that is under the same administrative domain, is common for there to share resources such as disks, printers, etc. But when the network goes beyond an administrative domain, this sharing becomes very limited. The purpose of computing grids is to allow sharing resources even if they are scattered in different areas administration. This thesis proposes an architecture for dynamic establishment of connections multidomain which makes use of optical burst switching (OBS) using a GMPLS control plane (Generalized Multiprotocol Label Switching). The architecture is based on storing information about grid resources of autonomous systems in a separate component called GOBS Root Server (Grid OBS) and the use of explicit routing to reserve resources along a route that satisfies the performance constraints of an application. The validation of the proposal is made through simulations that show that the architecture is capable of levels of performance differed according to the application class and provides a better utilization of network resources and computing.

A virtualização é uma tecnologia chave para a computação em nuvem que permite fornecer recursos computacionais, em forma de máquinas virtuais, para o consumo de serviços de computação. Nos ambientes de computação em nuvem, é importante manter sob controle a alocação de máquinas virtuais nos servidores físicos. Uma alocação adequada implica na redução de custos com hardware, energia e refrigeração, além da melhora da qualidade de serviço. Hipervisores recentes implementam mecanismos para reduzir o consumo de memória RAM através do compartilhamento de páginas idênticas entre máquinas virtuais. Esta dissertação apresenta um novo algoritmo de alocação de máquinas virtuais que busca o equilíbrio no uso dos recursos de CPU, memória, disco e rede e, sobretudo, considera o potencial de compartilhamento de memória entre máquinas virtuais. Através de simulações em cenários distintos, verificou-se que o algoritmo é superior à abordagem padrão na questão do uso equilibrado de recursos e que, considerando o compartilhamento de memória, houve um ganho significativo na disponibilidade deste recurso ao final das alocações. / Virtualization is a key technology for cloud computing, it provides computational resources as virtual machines for consumption of computing services. In cloud computing environments it is important to keep under control the allocation of virtual machines in physical servers. A good allocation brings benefits such as reduction costs in hardware, power, and cooling, also improving the quality of service. Recent hypervisors implement mechanisms to reduce RAM consumption by sharing identical pages between virtual machines. This dissertation presents a new algorithm for virtual machines allocation that seeks the balanced use of CPU, memory, disk, and network. In addition, it considers the potential for sharing memory among virtual machines. Simulations on three distinct scenarios demonstrate that it is superior to the standard approach when considering the balanced use of resources. Considering shared memory, there was an appreciable gain in availability of resources.

Orientador: Mauricio Ferreira Magalhães / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-08T01:16:08Z (GMT). No. of bitstreams: 1 Nader_MarcosVaninePortilhode_M.pdf: 1214383 bytes, checksum: 40e83a8be1c7e86e788d810a8799f6b8 (MD5) Previous issue date: 2006 / Resumo: Duas áreas importantes estão em desenvolvimento: Gerência de Processos de Negócios (Business Process Management) e Orquestração de Web Services (Web Services Orchestration). Ambas têm um objetivo que é integrar aplicações ou outros processos que tenham interfaces web services, usando o paradigma de processos de negócios. Uma linguagem que vem sendo difundida para essas aplicações é a BPEL (Business Process Execution Language). Este trabalho apresenta um framework aplicável à análise e verificação de processos de negócios escritos em BPEL através do uso de Pi-Calculus. Pi-Calculus é uma álgebra de processos que possui mecanismos formais para criação e ativação de processos que se comunicam através da troca de mensagens em canais, usando o modelo de rendezvous síncrono. Nesse framework, o processo BPEL é traduzido para um programa Pi-Calculus. Uma Máquina Virtual Pi-Calculus (MVP) recebe o programa Pi-Calculus e produz todas as reações possíveis, ou seja, gera todos os caminhos de execução que o programa pode seguir. A partir desse resultado, efetua-se a verificação de propriedades como: atendimento às especificações de mais alto nível, ordenação de eventos e ocorrência ou não de deadlocks. Em termos práticos, uma ferramenta desse tipo pode ser incorporada aos Sistemas de Gerência de Processos de Negócios (Business Process Management Systems - BPMS) para ampliar a cobertura de testes durante as fases de análise e implementação de um processo dentro do seu ciclo de vida. Nesses tipos de sistemas, a reparação de um erro durante a fase de execução é muito mais custosa que nos sistemas tradicionais / Abstract: Two important areas have been in development lately: Business Process Management and Web Service Orchestration. In both of them, the objective is to integrate applications with web services interface through business process paradigm. A number of languages have been proposed with consensus being formed around BPEL (Business Process Execution Language). This dissertation presents a framework for BPEL processes analysis and verification through Pi-Calculus. Pi-Calculus is a process algebra with formal mechanisms for processes creation and activation; these processes communicate sending and receiving messages through channels using the synchronous rendezvous model. In this framework, the BPEL process is translated to a Pi-Calculus program, A Pi-Calculus Virtual Machine (MVP) receives a Pi-calculus program and executes all possible reactions, that is, it generates all execution paths possible to be taken. With this result, the properties such as high-level specification accomplishment, events ordering and deadlock freedom are verified. In practical terms, a tool of this sort can be part of a Business Process Management System (BPMS) to broaden test coverage during the analysis and implementation phases within a process life cycle. In these kinds of systems, a repairing mistake during the execution phase is more complex than in traditional systems / Mestrado / Engenharia de Computação / Mestre em Engenharia Elétrica