Cette étude traite d’une machine doublement saillante à aimants permanents, utilisée en entraînement direct pour application hydrolienne. Dans un premier temps, différentes approches technologiques utilisées pour l’exploitation hydrolienne sont passées en revue. Ensuite, la génératrice est modélisée par approche circuit. Cette méthode permet de tenir compte de la saturation magnétique et de la variation d’entrefer, tout en offrant un compromis intéressant entre la précision des résultats et le temps de simulation. Le modèle de la DSPM est ensuite couplé avec son convertisseur. Un modèle thermique est également mis en place. Ce modèle est ensuite utilisé pour optimiser simultanément la denture de la DSPM et les paramètres de la commande afin de maximiser le couple et de réduire ses ondulations, importantes dans les machines à saillance. Les paramètres de commande sont également optimisés sur un cycle hydrolien. Le premier critère à minimiser sur cycle concerne les ondulations de couple. Les pertes Joule sont ensuite rajoutées comme second critère. Des fronts de Pareto sont alors déduits et analysés. Finalement, des essais à vide et en charge sur un prototype 2 kW, 50 tr/min ont permis de valider le modèle théorique développé. / This study deals with a doubly salient permanent magnet machine, used in direct drive for tidal application. First, different technological approaches used for tidal power generation are reviewed. Then, the generator is modelled by circuit approach. This method allows for magnetic saturation and airgap variation to be taken into account, while offering an interesting compromise between the accuracy of the results and the simulation time. The DSPM model is then coupled with its converter. A thermal model is also implemented. This model is then used to optimize simultaneously the DSPM teeth and its control parameters in order to maximize the torque and reduce its ripples which are important in salient machines. The control parameters are also optimized on a tidal cycle. The first criterion to be minimized on cycle is the torque ripples. Joule losses are added as a second criterion and Pareto fronts are deduced and analyzed. Finally, tests at no-load and also at load operations on a prototype 2 kW, 50 rpm validate the theoretical model developed

Alzheimer's disease and other forms of dementia cause cognitive disabilities in the afflicted person. As a result, the person with dementia often requires assistance from a primary caregiver. However, while the caregiver is away from the home they are unaware of the person's status and may not be able to find out without returning to the home due to dementia's effects on cognition. In this thesis work, a system of embedded devices is presented which tracks a solitary dementia patient in the home in real-time. The system is composed of three main hardware components. Multiple passive and active sensors are strategically placed to monitor the patient. A number of custom battery-powered embedded systems read the sensors and wirelessly transmit the sensor's values. A central computational node collects the wireless transmissions and analyzes the data. Two algorithms were developed that detect the patient's eating activities and location throughout the home from the sensor data. A web-based user interface was designed that allows a primary caregiver to remotely view the patient's status while away from the home. Numerous trials are performed which test the system's ability to monitor the patient's eating activities and location. The positive results of the trials show that the proposed system is able to detect eating patterns as defined by rules and localize in real-time the patient in the home, accurate to a single quadrant of a room. The proposed embedded system is highly affordable and has two novel features, namely eating detection and patient localization accurate to a single quadrant of any room in the home. Both features use sensors installed in the home and do not require the patient to wear any sensors on their person. The state-of-the-art products currently available are able to localize only to a single room without the patient wearing sensors.

There is increasing evidence that stroke survivors benefit from the provision of intensive, task-specific therapy in the rehabilitation of motor function. Providing such therapy to a number of stroke survivors in a group setting (know as circuit class therapy) has been proposed as an alternative model of physiotherapy service delivery within the inpatient rehabilitation setting. This study investigated the effectiveness and feasibility of circuit class therapy, as compared to the standard practice of one-to-one therapy sessions, within a representative sample of stroke survivors receiving inpatient rehabilitation.

Cette thèse s'intéresse d'une part au problème de décomposition technologique orienté surface sur des réseaux programmables de type FPGAs (Field Programmable Gate Arrays) et d'autre part à la synthèse des macro-générateurs sur ASICs et plus précisément de la synthèse des additionneurs. La décomposition s'articule autour de deux axes essentiels: tout d'abord, il s'agit d'optimiser la taille de la représentation des fonctions booléennes. Les représentations de base choisies ici sont les ROBDDs (Reduced Ordered Binary Decision Diagrams) ainsi qu'une structure dérivée, les ITE (If Then Else). La deuxième étape concerne la décomposition proprement dite. Les technologies cibles sont ici des FPGAs à base de LUT-k (Look Up Table), en particulier les FPGAs XC5200 de Xilinx et Orca de AT&T. Les deux méthodes de décomposition technologique orienté surface proposées permettent une décomposition hétérogène en prenant en compte non pas une seule configuration mais un ensemble de configurations possibles de la cellule cible. La première méthode est fondée sur un parcours descendant et optimisé du ROBDD. La seconde méthode s'appuie sur une modélisation en recouvrement d'hypergraphe du problème de décomposition technologique. Dans les deux méthodes, le coût exact en terme de surface finale du circuit est pris en compte à chaque étape de la décomposition. L'étude menée dans la deuxième partie de la thèse sur la macro-génération conduit dans un premier temps à l'exploration de l'espace des solutions possibles puis à l'optimisation d'une solution sélectionnée par un algorithme de dérivation discrète. L'utilisation d'un filtre permet la restriction de l'espace des solutions à explorer et d'autre part guide le processus de dérivation en éliminant les solutions trivialement médiocres. La combinaison des processus d'exploration et de dérivations permet la génération de macros dont les caractéristiques physiques sont les plus proches possibles de celles fixées par un utilisateur potentiel. Ces méthodes ont été intégrées au sein d'un outil universitaire ASYL+ développé au laboratoire CSI

L'objet de la thèse est l'étude des méthodes d'implantation automatisée de deux types de circuits: précaractérisés et les circuits prédiffusés. On propose des méthodes et des logiciels effectuant une initialisation du placement des blocs qui est améliorée par transformations élémentaires successives. Les méthodes sont principalement des méthodes stochastiques et des méthodes d'analyse factorielle. Un «préroutage» des connexions conduit à un écartement des blocs assurant le tracé total des équipotentiels. Etude de l'implantation des circuits dans les réseaux prédiffusés de technologie CML (current mode logic). Elle est effectuée en trois phases: affectation des portes logiques au quadrant, placement à l'intérieur de chaque quadrant, et tracé des connexions

Cette thèse propose et analyse de nouvelles méthodes de synthèse logique. L'analyse concerne des outils de la "troisième génération" d'écriture de bases irrédondantes de fonctions booléennes, à savoir les minimiseurs dits symboliques. Cette génération de minimiseurs conduit à la solution optimale plus rapidement et avec moins d'espace mémoire que les heuristiques de la minimisation explicite. Elle permet également le calcul de la forme complémentée minimale sans être exposée à des problèmes d'explosion en complexité, ce qui permet d'aboutir à un choix efficace entre une fonction et son complément. Nous avons abordé ensuite les problèmes de granularité des expressions factorisées. Nous avons proposé une méthode originale de réinjection qui intègre d'une façon concurrente une phase de minimisation symbolique des expressions booléennes. Cette méthode a permis de "corriger" la granularité: d'une part, des expressions booléennes obtenues par la factorisation, d'autre part, des équations obtenues par une description de haut niveau de type VHDL. La méthode proposée peut être également appliquée en tant que minimiseur logique qui tient compte du partage de la logique entre les expressions booléennes, ce qui n'est pas possible avec un minimiseur logique local ou global. Les expériences pratiques et l'application sur les réseaux programmables de type CPLD sont concluantes. Enfin, nous avons proposé une méthode originale de l'exploration de l'espace des solutions des macro-générateurs de type additionneur. Cette méthode est fondée sur le filtrage des solutions générées et l'amélioration par dérivation d'une solution donnée. Cette approche peut être efficacement appliquée sur la macro-génération sous contraintes temporelles

The boom of mobile communications leads to an increasing request of low cost and low power mixed mode integrated circuits. Maturity of SOI technology, and recent progresses of MOSFET's microwave performances, explain the success of silicon as compared to III-V technologies for low-cost multigigahertz analog applications. The design of efficient circuits requires accurate, wide-band models for both active and passive elements. Within this frame, passive components fabricated in SOI technologies have been studied, and a physical model of integrated square spiral inductors has been developed. Also, the performances of integrated MOSFETs have been analyzed. New alternative structures of transistor (the Graded Channel MOSFET and the Dynamic Threshold MOSFET) have been proposed and studied from Low to High frequencies. These transistors show very interesting properties for analog, low power, low voltage, and microwave applications. Furthermore, as their fabrication processes are fully CMOS compatible, they allow us to increase the performances of a CMOS technology without any modification of its process, and without extra-cost.

De nos jours, les systèmes d'actionnement électriques à hautes performances sont présents dans de nombreux domaines tels que les structures automatisées complexes, la robotique ou l'aéronautique. Les algorithmes de commande de ces actionneurs ont évolué au cours des années, et ont atteint une complexité qui exige des calculateurs numériques dotés d'une puissance de calcul importante. Par ailleurs, le contexte dans lequel ces actionneurs sont utilisés impose une fiabilité et un respect des contraintes temps-réel qui n'est pas offert par les processeurs classiques du marché. C'est dans ce cadre que nous avons développé une architecture multiprocesseur entièrement intégrée dédiée à la commande de machines à courant alternatif. Nous avons montré qu'une architecture de type multiprocesseur offre des avantages en termes de souplesse et de fiabilité dans le cadre qui nous intéresse. Nous avons ensuite, sur base des contraintes propres à la commande d'actionneurs électriques et de celles dues à la présence de plusieurs processeurs sur un seul circuit intégré, conçu une architecture de processeur de type RISC adapté aux besoins, ainsi que des périphériques et un système de communication. Des simulations, effectuées sur un modèle complet du circuit, associé à un modèle de moteur et d'électronique de puissance, ont permis de valider les hypothèses qui ont été posées au cours de ce travail.

Thesis (Ph.D.)--University of Delaware, 2006. / Principal faculty advisor: Michael W. Haney, Dept. of Electrical and Computer Engineering. Includes bibliographical references.

No description available.