[EN] The development of embedded systems in industrial sectors such as railway, aerospace and automotive are based on Critical Real-Time Embedded Systems (CRTES). These systems face new challenges and demand related to increase of dependability, intelligence, connectivity, cost-size-volume reduction and energy efficiency. In this last topic is where this thesis expects to have a higher contribution. The global energy consumption can be combined with others criteria such as schedulability, communication delays and control application correctness, which contribute to determine the dynamic code movement and on-line load balancing in a system. The main goal of this thesis is the development of mechanisms for the management and optimization of energy consumption. These mechanisms are presented in the context of a distributed real-time control system and from the perspective of control kernel middleware. Let's consider a dynamic environment where an embedded and networked system operates with the support of task migration and processor frequency scaling. Assuming that the system knows where and when it must allocate tasks, we must perform feasibility analyses when each task arrives and departs on the affected embedded units. This guarantees that the temporal requirements of the system will be accomplished during the task allocation phase or delegation of tasks. Additionally, a new processor speed (frequency scaling) should be also computed to enable the system to adapt itself to the new computational workload and reduce energy consumption. And in this last is where the proposed algorithms in this work have their higher relevance. Although some authors have carried out these two phases (feasibility analysis and frequency scaling computation) separately, these analyses are strongly related and in some cases can be performed together. In this thesis, we present novel algorithm that perform feasibility analyses and compute new processor static frequencies based on dynamic voltage and frequency scaling techniques (DVFS). The frequency obtained as result of applying the algorithm proposed is the minimum processor frequency that minimizes CPU energy consumption while guaranteeing the fulfilment of real-time system constraints. The algorithm uses fixed priority scheduling schemes with deadlines less than, or equal to, the period of the tasks. Other propose of this algorithm is the use on-line during the task allocation and processor speed assignment phases. In this work, the computation of the minimum static processor frequency is accompanied with the proposed the additional approaches for the dynamic optimization of the energy consumption. Dynamic algorithms are based on the reclamation of additional slack resulting from the early completions of tasks. These are then used to further reduce the processor frequency and save more energy. These algorithms are applied at run-time. The computation of these additional dynamic processor frequencies uses as reference the previous calculation of the minimum static processor frequency. Through extensive simulations, we evaluate the performance of this algorithm against other existing feasibility tests that have been adapted to compute the minimum processor frequency. This minimum frequency is computed in terms of energy consumption, acceptability ratio, and real computing costs. In addition, predictability in the execution and behaviour of the algorithms in relation to the continuing arrival of tasks is analysed. / [ES] El desarrollo de sistemas de cómputo en sectores industriales tales como el ferroviario, aeroespacial y automóvil está basado en Sistemas Empotrados Críticos de Tiempo Real (CRTES). Estos sistemas se enfrentan a nuevas demandas y exigencias relacionadas con el incremento de la fiabilidad, mayor inteligencia, conectividad, reducción del volumen, mejoras del rendimiento y eficiencia en el consumo energético. Y es en ese último aspecto donde esta tesis doctoral espera hacer su principal aportación. El criterio de consumo energético, combinado con otros criterios tales como planificabilidad, retardos de comunicación y estabilidad en aplicaciones de control, contribuyen a la determinación del movimiento de código y al balance de cargas en sistemas distribuidos. El objetivo principal de esta tesis es el desarrollo de mecanismos de gestión y optimización del consumo energético. Estos mecanismos se presentan como posibles funcionalidades en el marco del diseño de middlewares basados en el concepto de núcleo de control. El desarrollo de esta tesis considera un entorno dinámico donde sistemas CRTES, basados en soportes middleware y conectados a una red de comunicaciones, permiten llevar a cabo migraciones de tareas y modificaciones de la frecuencia del procesador en tiempo de ejecución. Suponiendo que el sistema distribuido conoce dónde y cuándo asignar las tareas entre las unidades de cómputo, es necesario realizar un análisis de factibilidad de la planificación en cada llegada y partida de tareas sobre los sistemas empotrados afectados. De esta forma, se garantiza que los requisitos temporales del sistema serán cumplidos durante la fase de re-asignación o distribución de tareas. Esto también implica que una nueva velocidad de procesador (escalamiento de frecuencia) deberá ser calculada para permitir una optimización energética y la adaptación del sistema a las nuevas condiciones de carga computacional. Y es en este punto en el que los algoritmos propuestos en esta tesis tiene su importancia. Aunque algunos autores han llevado a cabo estas dos fases (análisis de planificabilidad y cálculo del escalado de frecuencia) separadamente, estos análisis están fuertemente relacionados y en algunos casos pueden ser ejecutados de forma conjunta. En este trabajo de tesis se propone un algoritmo nuevo para el análisis de factibilidad de planificación y el cálculo de frecuencias estáticas de procesador basado en técnicas de escalamiento de frecuencia y voltaje dinámico (también conocido como DVFS). La frecuencia obtenida por este algoritmo es la frecuencia mínima que garantiza que si se usa de forma invariable en el procesador, se ahorrará la mayor energía posible y además se cumplirán todos los plazos de ejecución de las tareas del sistema. Este algoritmo utiliza un esquema de planificación por prioridades fijas con plazos de ejecución menor y/o igual que el periodo de las tareas. Uno de los propósitos de este algoritmo es su uso durante la ejecución del sistema, que permita gestionar adaptaciones de carga computacional y energética del procesador. El algoritmo para el cálculo de frecuencias estáticas de procesador, es complementado en esta tesis con la propuesta de métodos nuevos de optimización dinámica, que ajustan el consumo energético basado en las condiciones de carga de computo reales en cada instante. Estos métodos propuestos se utilizan en tiempo de ejecución de las tareas del sistema y se basan en la asignación de frecuencias dinámicas al procesador. Estas nuevas frecuencias utilizan como referencia el cálculo previo de la frecuencia estática. Los cambios de frecuencia dinámicos se suceden como respuesta a instantes ociosos de procesador debidos principalmente a terminaciones anticipadas de tareas. Para la evaluación de esta tesis se proponen un conjunto de simulaciones y experimentos que permiten comparar y valorar las contribuciones de esta tesis con respecto a otros al / [CA] El desenvolupament de sistemes de còmput en sectors industrials com són el ferroviari, aeroespacial i automòbil està basat en Sistemes Embeguts Crítics de Temps Real (també coneguts per les sigles en anglès CRTES). Aquests sistemes s'enfronten a noves demandes i exigències relacionades amb l'increment de la fiabilitat, major intel·ligència, connectivitat, reducció del volum, millores de rendiment i eficiència en el consum energètic. És en aquest últim aspecte on aquesta tesi doctoral espera fer la seva principal aportació. El criteri de consum energètic, combinat amb altres criteris com ara planificabilitat, retards de comunicació i estabilitat en aplicacions de control, contribueixen a la determinació del moviment de codi i al balanç de càrregues en sistemes distribuïts. L'objectiu principal d'aquesta tesi és el desenvolupament de mecanismes de gestió i optimització del consum energètic. Aquests mecanismes es presenten com a possibles funcionalitats en el marc del disseny de middlewares basats en el concepte de nucli de control. El desenvolupament d'aquesta tesi considera un entorn dinàmic on sistemes CRTES basats en suport middleware i connectats a una xarxa de comunicacions, permeten dur a terme migracions de tasques i modificacions de la freqüència del processador en temps d'execució. Suposant que el sistema distribuït coneix on i quan assignar les tasques entre les unitats de còmput, cal fer un anàlisi de factibilitat de la planificació en cada arribada i sortida de tasques sobre els sistemes embeguts afectats. D'aquesta manera, es pot garantir que els requisits temporals del sistema seran complerts durant la fase de re-assignació o distribució de tasques. Això també implica que una velocitat de processador nova (escalament de freqüència) ha de ser calculada per permetre una optimització energètica i l'adaptació del sistema a les noves condicions de càrrega computacional. I és en aquest punt en el que els algoritmes proposats en aquesta tesi tenen la seva importància. Encara que alguns autors han dut a terme aquestes dues fases (l'anàlisi de planificabilitat i el càlcul de l'escalat de freqüència) separadament, aquestes anàlisis estan fortament relacionats i en alguns casos poden ser executats de forma conjunta. En aquest treball de tesi es proposa un algoritme nou per a l'anàlisi de factibilitat de planificació i el càlcul de freqüències estàtiques de processador basat en tècniques d'escalament de freqüència i voltatge dinàmic (també conegut com DVFS). La freqüència obtinguda per aquest algoritme és la freqüència mínima que garanteix que si es fa servir de forma invariable en el processador, s'estalviarà la major energia possible i a més a més es compliran tots els terminis d'execució de les tasques del sistema. Aquest algoritme utilitza un esquema de planificació per prioritats fixes amb terminis d'execució menors i/o iguals que el període de les tasques. Un dels propòsits d'aquest algoritme és el seu ús durant l'execució del sistema, que ha de permetre gestionar adaptacions de càrrega computacional i energètica del processador. L'algoritme de càlcul de freqüències estàtiques de processador, és complementat en aquesta tesi amb la proposta de mètodes nous d'optimització dinàmica, que ajusten el consum energètic basat en les condicions de càrregues de còmputs reals en cada instant. Aquests mètodes proposats s'utilitzen en temps d'execució de les tasques del sistema i es basen en l'assignació de freqüències dinàmiques al processador. Aquestes noves freqüències utilitzen com a referència el càlcul previ de la freqüència estàtica. Els canvis de freqüència dinàmics se succeeixen com a resposta a instants ociosos de processador deguts principalment a terminacions anticipades de tasques. Per a l'avaluació d'aquesta tesi es proposen un conjunt de simulacions i experiments que permeten comparar i valorar les contribucions / Coronel Parada, JO. (2016). Gestión de la carga dinámica de tareas de tiempo real con criterios de ahorro energético y su aplicación en el desarrollo de un middleware de control [Tesis doctoral]. Universitat Politècnica de València. https://doi.org/10.4995/Thesis/10251/62691

Después de más de 25 años de intensa investigación, la planificación de sistemas de tiempo-real ha mostrado una transición que va desde una infraestructura basada en ejecutivos cíclicos, a modelos de planificación más flexibles, tales como planificación basada en prioridades estáticas y dinámicas, planificación de tareas no críticas, y planificación con retroalimentación, por nombrar algunas. A pesar de lo anterior, actualmente tan sólo unas cuantas políticas de planificación están disponibles para la implementación de sistemas de tiempo-real. Por ejemplo, la mayoría de los sistemas operativos de tiempo-real existentes proporcionan únicamente planificación basada en prioridades fijas. Sin embargo, no todos los requerimientos de las aplicaciones de tiempo-real pueden ser satisfactoriamente atendidos utilizando exclusivamente planificación estática. Existen sistemas constituidos por tareas críticas y no críticas que son planificados de mejor manera utilizando planificación basada en prioridades dinámicas. Además, se ha demostrado que la planificación dinámica permite una mayor utilización de los recursos del sistema. En años recientes, algunos autores han publicado diferentes esquemas para integrar nuevas políticas de planificación a un sistema operativo. Algunos de ellos proponen que los nuevos servicios de planificación se implementen a nivel de usuario, evitando así que la estructura interna del sistema operativo tenga que ser modificada, y ofreciendo la oportunidad de implementar y probar muchos de los resultados generados por el trabajo de investigación en el área de planificación de sistemas de tiempo-real. De entre los trabajos relacionados publicados a la fecha, destaca el Modelo para la Planificación Definida por el Usuario, propuesto por Mario Aldea y Michael González-Harbour. El modelo presenta una Interfaz para Programas de Aplicación (API) que permite crear y utilizar planificadores a nivel de usuario de manera compatible con el modelo de planificación / Díaz Ramírez, A. (2006). Marco de referencia para la definición de planificadores a nivel de usuario en sistemas de tiempo-real [Tesis doctoral]. Universitat Politècnica de València. https://doi.org/10.4995/Thesis/10251/1934

El objetivo general de esta Tesis es el estudio de las redes neuronales artificiales (ANN) con implementación hardware enfocadas hacia la compresión de imágenes y video en tiempo real. Como objetivos específicos, la Tesis se propone: explorar la factibilidad de utilizar las redes neuronales en las diferentes etapas de un sistema de compresión de imágenes; evaluar las redes Self Organizing Feature Map (SOM) en su implementación hardware utilizadas para la cuantización vectorial de imágenes; analizar la capacidad para procesar video en tiempo real de un sistema de compresión de imágenes que combine la cuantización vectorial basada en redes neuronales con otras técnicas; y estructurar un sistema para realizar el entrenamiento de redes neuronales utilizando esquemas de co-diseño hardware-software. La Tesis expone primeramente los conceptos fundamentales relacionados con la compresión de imágenes considerando tanto los principios teóricos subyacentes como las técnicas que se usan para llevar a cabo las tareas involucradas con las diferentes etapas que integran un compresor. A continuación efectúa una revisión de los trabajos de investigación en los que las ANN se utilizan para la compresión de imágenes, tarea que es precedida por un breve repaso del desarrollo que se ha observado en el campo de las ANN. En la parte práctica la Tesis tiene dos apartados. En el primero se desarrolla una red neuronal tipo SOM que se utiliza como cuantizador vectorial para la aplicación de que se ocupa. Partiendo del análisis de seis arquitecturas susceptibles de ser usadas, la red SOM se diseña utilizando una arquitectura masivamente paralela tipo SIMD y se implementa en hardware sobre una FPGA. Finalmente se experimenta con la red y se presentan los resultados. En el segundo apartado se estructura el banco de entrenamiento para la red SOM utilizando una metodología de codiseño hardware-software en la cual la red neuronal SOM se integra al banco como núcleo de un neurocoprocesador en u / Ramírez Agundis, A. (2008). Diseño y experimentación de un cuantizador vectorial hardware basado en redes neuronales para un sistema de codificación de video [Tesis doctoral]. Universitat Politècnica de València. https://doi.org/10.4995/Thesis/10251/3444

Background Mycoplasma pneumoniae and Chlamydia pneumoniae are atypical pathogens responsible for pneumonia and a leading cause of morbidity and mortality in low income countries. The study objective is to determine the prevalence of this pathogens in Peruvian children with acute respiratory infections. Methods A consecutive cross-sectional study was conducted in Lima, Peru from May 2009 to September 2010. A total of 675 children admitted with clinical diagnoses of acute respiratory infections were tested for Mycoplasma pneumoniae and Chlamydia pneumoniae detection by polymerase chain reaction (PCR), and clinical symptoms were registered by the attending physician. Results Mycoplasma pneumonia was detected in 25.19% (170/675) of nasopharyngeal samples and Chlamydia pneumonia in 10.52% (71/675). The most common symptoms in patients with these atypical pathogens were rhinorrhea, cough and fever. A higher prevalence of Mycoplasma pneumoniae cases were registered in summer, between December 2009 and March 2010. Conclusions Mycoplasma pneumoniae and Chlamydia pneumonia are a significant cause of morbidity in Peruvian children with acute respiratory infections (ARI). Further studies should evaluate the use of reliable techniques such as PCR in Peru in order to avoid underdiagnoses of these atypical pathogens.

No description available.

El presente trabajo consiste en el dise˜no hardware de un extractor de endmembers para im´agenes hiperespectrales en tiempo real empleando el algoritmo N-FINDR. Para comprobar la efeciencia de la arquictectura se utiliz´o la imagen hiperespectral Cuprite la cual tiene un tama˜no de 350 350 y fue capturada por el sensor aerotransportado AVIRIS, el cual escanea una columna de 512 p´ıxeles en 8.3ms. Por ende, el procesamiento de la referida imagen se realizar´a en menos de 1.98 segundos para alcanzar el tiempo real. En primer lugar, el algoritmo fue analizado por medio del entorno de programaci´on MATLAB® con el fin de identificar los procesos m´as costosos computacionalmente para optimizarlos. Adem´as, se realiz´o el estudio de una nueva forma de eliminaci´on de pixeles en el an´alisis por medio de un pre-procesamiento con la intenci´on de reducir el tiempo de ejecuci´on del algoritmo. Posteriormente, se analiz´o el proceso m´as costoso computacionalmente y se propuso un dise˜no algor´ıtmico para mejorar la velocidad del proceso. En segundo lugar, se realiz´o la s´ıntesis comportamental de la aplicaci´on software con la finalidad de obtener una arquitectura hardware del sistema. La arquitectura fue descrita utilizando el lenguaje de descripci´on de hardware Verilog. Finalmente, el dise˜no se verific´o y valid´o mediante la herramienta ISim de Xilinx, a trav´es del uso de testbenches, realizando la sintesis de la arquitectura dise˜nada sobre un FPGA Virtex 4 utilizado el software ISE de la empresa Xilinx obteniendo una frecuencia de operaci´on estimada de 69.4Mhz, que representa un 64% de mejora, respecto de la referencia [1], llegando a procesar una imagen hiperespectral en 17.98 segundos. Sin embargo, con esta frecuencia no es posible alcanzar el procesamiento en tiempo real esperado utilizando la familia Virtex 4. La arquitectura dise˜nada, fue optimizada utilizando paralelismo de operaciones, lo cual hace que se incremente el ´area de dise˜no, excediendo el l´ımite de slices disponibles en el modelo Virtex 4 utilizando en la referencia [1], por ello se identific´o mediante las hojas de datos de la familia Virtex que el FPGA m´as id´oneo para soportar la arquitectura dise˜nada es la Virtex 7 modelo XC7VX980T que supera los 71,096 slices que requiere la presente arquitectura, obteniendo una frecuencia de operaci´on de 112.819MHz. / Tesis

En la actualidad los videojuegos vienen logrando un gran auge en la industria de desarrollo de software, se estima que en el año 2013 alcanzaría ventas superiores a los 66 mil millones de dólares a nivel mundial (REUTERS, 2013); sin embargo, este crecimiento se ve principalmente en los países desarrollados; tal es así, que actualmente cuentan con diversos cursos, carreras universitarias y maestrías en temas relativos a videojuegos (ESA, 2013). En el Perú, sin embargo, la industria del desarrollo de videojuegos es aún incipiente; debido entre otros factores, a la falta conocimientos y experiencia en este rubro (COIDEV, 2012). Por lo que, cuando algunas empresas o grupos locales desean incursionar en esta industria, se ven en dificultades de distinta naturaleza. Uno de los problemas más comunes, desde el punto de vista de la informática, es el desarrollo de la inteligencia artificial del videojuego; por lo tanto el presente proyecto de fin de carrera, pretende explicar de manera sistemática el desarrollo de los algoritmos y técnicas para la búsqueda del camino más corto, así como del control de movimiento de los personajes, ambos partes de la inteligencia artificial del mismo, de tal manera que los algoritmos desarrollados tengan un tiempo de ejecución y uso de espacio de memoria adecuados. Dicho componente además, ha sido utilizado en el videojuego “1814, La rebelión del Cuzco”, desarrollado por el grupo Avatar de la Pontificia Universidad Católica del Perú. / Tesis

El presente trabajo plantea el desarrollo del software de tiempo real del sistema embebido de la Burbuja Artificial Neonatal, en su Fase Experimental, capaz de controlar simultáneamente las múltiples variables ambientales como temperatura, porcentaje de humedad relativa, flujo y porcentaje de oxígeno; capaz de permitir la interacción con el usuario; y, capaz de monitorizar los parámetros ambientales. / Tesis

En toda ciudad la disponibilidad y oferta del servicio de estacionamientos es vital ya que contribuye a la dinámica del tránsito en general facilitando, de esta manera, fluidez y acceso a los diferentes destinos de los usuarios de vehículos. En la ciudad de Lima, sin embargo, existe un marcado déficit de espacios destinados al aparcamiento vehicular como consecuencia del crecimiento del parque automotor y la ausencia de un plan de ordenamiento vial. Estos aspectos se han convertido en todo un reto en materia de políticas públicas que involucran a los conductores de vehículos de la ciudad de Lima Metropolitana. La ausencia de la ciencia aplicada a la regulación urbanística, del mismo modo, ha contribuido al retraso tecnológico de la ciudad en esta materia. El objetivo de la tesis es diseñar un sistema de monitoreo de espacios disponibles de un aparcamiento vehicular de la Pontificia Universidad Católica del Perú (PUCP), basado en redes inalámbricas de sensores. El propósito de este sistema es recolectar información sobre la disponibilidad de los espacios de estacionamiento al aire libre, la cual será accesible a los usuarios de manera que permita conseguir una plaza con cierta facilidad. Técnicamente, para la consecución del objetivo general de la investigación, se tomó la decisión de utilizar la tecnología ZigBee de entre una gama de protocolos de comunicación inalámbrica, considerando su simplicidad, su provechoso ahorro de energía y su bajo costo. Previamente, se llevó a cabo un estudio para la elección de los instrumentos y el software más viables (sensores, microcontroladores y gestores de bases de datos), aspectos que guardaron relación con el propósito y la temporalidad del desarrollo de la investigación. Cabe mencionar que el sistema está enfocado en el ahorro de energía, por lo que se ha considerado esencialmente instrumentos y métodos de bajo consumo de corriente para la longevidad de los dispositivos. Los resultados de las pruebas ejecutadas en la investigación concluyen en que el sistema de monitoreo diseñado basado en una red inalámbrica de sensores es una alternativa viable para optimizar y dinamizar el tránsito vehicular del campus de la PUCP. Así, su aplicación podría ser extrapolada a otros escenarios de la ciudad para contribuir, de esta manera, en el ordenamiento del sector transporte de la ciudad. / Tesis

En la actualidad, existe una tendencia al crecimiento exponencial de dispositivos conectados a Internet y se estima que para el 2021 sean 21 mil millones los objetos conectados a la red. Además, el acceso al Internet de banda ancha en el Perú se está haciendo cada vez más disponible mientras que los costos de conexión y de la tecnología están disminuyendo. Es así, que todos estos eventos están creando un ecosistema ideal para la adopción de soluciones de Internet de las Cosas. Los diferentes dispositivos conectados a la red, no solo están cambiando la forma en la que los consumidores viven y trabajan, sino que están reorganizando de manera dramática industrias enteras. La industria de retail es uno de los principales sectores que recibirá beneficios de esta nueva tecnología . Se evaluaron las principales dolencias de los retails a través de encuestas a los gerentes de TI de retails nacionales y se determinó que los principales malestares de negocio son las fallas recurrentes de equipos de refrigeración e inventario desactualizado. Además, se concluyó que poseen una estrategia de digitalización y modernización, pero que están en la búsqueda de soluciones que puedan mejorar la experiencia del consumidor. La presente tesis tiene como objetivo el diseño de un sistema de monitoreo en tiempo real de anaqueles y refrigeradoras en un supermercado de Pisco- Perú, basado en una red de sensores utilizando el protocolo Zigbee. Se busca reducir el “out of stock” el cual implica una pérdida en las ventas y decrecimiento en la lealtad de los consumidores; a la vez se busca mecanismos que permitan planear el mantenimiento preventivo de los equipos de conservación para disminuir la probabilidad de que presente fallas. Esto se puede lograr a través de la recolección de datos relevantes de sensores instalados en los anaqueles y coolers, los cuales serán gestionados por una plataforma en la nube que permitirá el procesamiento de eventos, el análisis de datos y la toma de decisión en tiempo real. Además, la totalidad de la información podrá visualizarse desde una interfaz de usuario amigable. En el futuro, la presente tesis puede servir como base para investigaciones y desarrollo de proyectos similares de Internet de las Cosas en ambientes indoor para la industria de retail. / Tesis