La miniaturisation du nœud technologique de CMOS en dessous de 90 nm conduit à une forte consommation statique pour les mémoires et les circuits logiques, due aux courants de fuite de plus en plus importants. La spintronique, une technologie émergente, est d'un grand intérêt pour remédier à ce problème grâce à sa non-volatilité, sa grande vitesse d'accès et son intégration facile avec les procédés CMOS. Comparé à la commutation induite par le champ magnétique, le transfert de spin (STT), une approche de commutation induite par le courant, non seulement simplifie le processus de commutation mais aussi permet un fonctionnement sans précédent en termes de consommation et de vitesse. Cette thèse est consacrée à la modélisation compacte et la conception de circuit hybride pour les dispositifs spintroniques basés sur la commutation induite par le courant. La jonction tunnel magnétique (JTM), élément fondamental de la mémoire magnétique (MRAM), et la mémoire racetrack, nouveau concept fondé sur la propagation des parois de domaine induites par le courant, sont particulièrement étudiés. Ces dispositifs et circuits spintroniques sont basés sur les matériaux à anisotropie magnétique perpendiculaire (AMP) qui ouvrent la perspective d'une miniaturisation submicronique tout en conservant une grande stabilité thermique. De nombreux modèles physiques et paramètres réalistes sont intégrés dans la modélisation compacte pour obtenir une bonne cohérence avec les mesures expérimentales. En utilisant ces modèles compacts précis, certaines applications pour la logique et les mémoires magnétiques, tels que l'additionneur complet magnétique (ACM) et la mémoire adressable par contenu (CAM), sont conçues et simulées. Nous analysons et évaluons leur potentiel de performance en termes de surface, vitesse et consommation d'énergie par rapport aux circuits classiques. Enfin, afin de lutter contre la limitation de capacité entravant la large application, nous proposons deux optimisations de conception : la mémoire multivaluée (MLC) pour la STT-MRAM et l'assistance par champ magnétique pour la mémoire racetrack. Ce concept de MLC utilise le comportement stochastique des STT pour atteindre une haute vitesse tout en augmentant la densité de STT-MRAM. La mémoire racetrack assistée par champ magnétique est fondée sur l'observation d'une propagation des parois de domaine en dessous du courant critique, propagation est attribué à l'effet " Walker breakdown ". Ceci ouvre une nouvelle voie pour réduire le courant de propagation et augmenter la capacité des mémoires racetrack au-delà des améliorations des circuits périphériques et des matériaux.

Avec la diminution du nœud de la technologie CMOS, la puissance statique et dynamique augmente spectaculairement. It est devenu l'un des principaux problèmes en raison de l'augmentation du courant de fuite et de la longue distance entre les mémoires et les circuits logiques. Au cours des dernières décennies, les dispositifs de spintronique, tels que la jonction tunnel magnétique (JTM) écrit par transfert de spin, sont largement étudiés pour résoudre le problème de la puissance statique grâce à leur non-volatilité. L'architecture logic-in-memory (LIM) hybride permet de fabriquer les dispositifs de spintronique au-dessus des circuits CMOS, réduisant le temps de transfert et la puissance dynamique. Cette thèse vise à la conception de circuits logiques et mémoires pour le système de faible puissance, en combinant les technologies JTM et CMOS. En utilisant un modèle compact JTM et le design-kit CMOS de STMicroelectronics, nous étudions les circuits hybrides MTJ/CMOS de 1-bit et multi-bit, y compris les opérations de lecture et d'écriture. Les méthodes d'optimisation sont également introduites pour améliorer la fiabilité, ce qui est extrêmement important pour les circuits logiques où les blocs de correction d'erreur ne peuvent pas être facilement intégrés sans sacrifier leurs performances ou augmenter la surface de circuit. Nous étendons la structure MTJ/CMOS hybride de multi-bit à la conception d’une mémoire MRAM avec les circuits périphériques simples. Basés sur le concept de LIM, les circuits logiques/arithmétiques non-volatiles sont conçus. Les JTMs sont intégrés non seulement comme des éléments de stockage, mais aussi comme des opérandes logiques. Tout d'abord, nous concevons et analysons théoriquement les portes logiques non-volatiles (PLNVs) comprenant NOT, AND, OR et XOR. Ensuite, les additionneurs complets non-volatiles (ACNVs) de 1-bit et 8-bit sont proposés et comparés avec l'additionneur classique basé sur la technologie CMOS. Nous étudions l'effet de la taille de transistor CMOS et des paramètres de JMT sur les performances d’ACNV. De plus, nous optimisons l’ACNV sous deux faces. Premièrement, un circuit de détection (mode de tension) de très haute fiabilité est proposé. Après, nous proposons de remplacer le JTM à deux électrodes par un JTM à trois électrodes (écrit par transfert de spin assisté par l’effet Hall de spin) en raison du temps d'écriture et de la puissance plus petit. Basé sur les PLNVs et ACNVs, d'autres circuits logiques peuvent être construits, par exemple, soustracteur non-volatile. Enfin, une mémoire adressable par contenu non-volatile (MACNV) est proposée. Deux décodeurs magnétiques visent à sélectionner des lignes et à enregistrer la position de recherche dans un état non-volatile. / With the shrinking of CMOS (complementary metal oxide semi-conductor) technology, static and dynamic power increase dramatically and indeed has become one of the main challenges due to the increasing leakage current and long transfer distance between memory and logic chips. In the past decades, spintronics devices, such as spin transfer torque based magnetic tunnel junction (STT-MTJ), are widely investigated to overcome the static power issue thanks to their non-volatility. Hybrid logic-in-memory (LIM) architecture allows spintronics devices to be fabricated over the CMOS circuit plane, thereby reducing the transfer latency and the dynamic power dissipation. This thesis focuses on the design of hybrid MTJ/CMOS logic circuits and memories for low-power computing system.By using a compact MTJ model and the STMicroelectronics design kit for regular CMOS design, we investigate the hybrid MTJ/CMOS circuits for single-bit and multi-bit reading and writing. Optimization methods are also introduced to improve the reliability, which is extremely important for logic circuits where error correction blocks cannot be easily embedded without sacrificing their performances or adding extra area to the circuit. We extend the application of multi-context hybrid MTJ/CMOS structure to the memory design. Magnetic random access memory (MRAM) with simple peripheral circuits is designed.Based on the LIM concept, non-volatile logic/arithmetic circuits are designed to integrate MTJs not only as storage elements but also as logic operands. First, we design and theoretically analyze the non-volatile logic gates (NVLGs) including NOT, AND, OR and XOR. Then, 1-bit and 8-bit non-volatile full-adders (NVFAs), the basic elements for arithmetic operations, are proposed and compared with the traditional CMOS-based full-adder. The effect of CMOS transistor sizing and the MTJ parameters on the performances of NVFA is studied. Furthermore, we optimize the NVFA from two levels. From the structure-level, an ultra-high reliability voltage-mode sensing circuit is used to store the operand of NVFA. From the device-level, we propose 3-terminal MTJ switched by spin-Hall-assisted STT to replace the 2-terminal MTJ because of its smaller writing time and power consumption. Based on the NVLGs and NVFAs, other logic circuits can be built, for instance, non-volatile subtractor.Finally, non-volatile content addressable memory (NVCAM) is proposed. Two magnetic decoders aim at selecting a word line to be read or written and saving the corresponding search location in non-volatile state.

La dynamique des parois de domaine magnétiques (DW) soulève actuellement un très fort intérêt à la fois du point de vue fondamental mais aussi en lien avec ses applications dans des dispositifs logique et mémoire. Des dispositifs nouveaux basés sur les DW ont déjà été proposés, par exemple présentant des très fortes densités de stockage et des taux de transfert élevés pour un remplacement des disques durs. De plus dans les Mémoires Magnétiques à Accès Aléatoire (MRAM), identifiées comme l'une des solutions les plus prometteuses pour le remplacement des DRAM et SRAM, le retournement de l'aimantation implique une propagation des DW. Le contrôle de la dynamique des DW sous courant est longtemps resté un challenge, principalement à cause d'imperfections dans les matériaux utilisés. Des déplacements rapides et contrôlé des DW au moyen d'un courant ont été reportés il y a quelques années seulement dans des multicouches présentant une asymétrie d'inversion (SIA). Plus récemment un mécanisme a été proposé basé sur la présence de couple de spin orbite (SOT) et de l'interaction Dzyaloshinskii-Moriya (DMI), tout deux trouvant leur origine dans l'interaction spin-orbite et nécessitant une SIA.Mon objectif initial était de tester ce modèle dans deux systèmes présentant différents SIA. Dans des multicouches Pt/Co/Pt à faible SIA, j'ai étudié la propagation des DW sous courant et sous champ et j'ai mis en évidence l'existence d'un amortissement chiral. Ce phénomène nouveau, pendant de DMI pour les mécanismes dissipatifs, influence à la fois la dynamique sous courant et sous champ et doit être pris en compte pour avoir une description complète des mécanismes. Dans des multicouches Pt/Co/AlOx à fort SIA, j'ai étudié de nouvelles géométries pour lesquelles le mouvement de la paroi de domaine et la direction du courant ne sont pas colinéaires. J'ai mis en évidence un déplacement asymétrique des DW en fonction de cette non-colinéarité qui ne peut pas être expliquée avec un modèle simple DMI+SOT. En se basant sur ces résultats expérimentaux, j'ai introduit un nouveau concept de dispositifs, appelé « origami magnétique » : la forme du dispositif gouverne le mécanisme de retournement. Ce concept apporte une grande flexibilité dans la construction de mémoires magnétiques non volatiles, rapides et peu gourmandes en énergie : des fonctionnalités différentes peuvent être obtenues sur un même wafer simplement par la maîtrise de la forme des différents éléments. Je montre la preuve de concept de deux dispositifs. / Magnetic domain wall (DW) dynamics is currently attracting tremendous interest both from a fundamental point of view as well as in relation with emerging magnetic memory and logic devices. New DW-based devices were recently proposed, for example to replace hard drive disks with higher density and faster date transfer. Moreover, in Magnetic Random Access Memory (MRAM), identified as one of the most promising candidate for DRAM and SRAM replacement, switching occurs through DW propagation. Control of current induced DW dynamics has long been a challenge mainly due to material imperfections. Only some years ago, fast and controllable motions were reported in multilayers presenting structural inversion asymmetry (SIA). More recently, a mechanism was proposed based on the presence of spin orbit torques and Dzyaloshinskii-Moriya interaction (DMI), both phenomena originating from the spin orbit interaction and needing (SIA).My initial objective was to test this model in two systems presenting different SIA. In Pt/Co/Pt multilayers with weak SIA, I studied both current and field induced DW motion and evidenced a chiral damping. This new phenomena, counterpart of the DMI for the dissipative aspects, influences both current and field induced dynamics and has to be taken into account for a complete picture of the mechanism. In Pt/Co/AlOx multilayers with strong SIA, I studied new geometries where the DW motion the and current flow are not collinear. I evidenced asymmetric DW motion as a function of this non-collinearity that cannot be explained with a simple SOT+DMI model. Based on these experimental results I introduce a new device concept named “magnetic origami”: the shape of the device governs the switching mechanism. This concept provides large flexibility to construct fast, low power non-volatile magnetic memory: different functionalities can be achieved on a wafer by simply mastering the shape of the different elements. I show the proof of concept of two such devices.

La loi de Moore est basée sur l’observation empirique qu’environ chaque deux années, le nombre de transistors dans des circuits denses intégrées double. Cette tendance s'est bien maintenue au cours des dernières décennies (années 1970 et suivantes). Cependant, la miniaturisation continue des transistors entraîne une augmentation significative des pertes d’énergie par le courant de fuite, ce qui augmente la consommation d'énergie de veille. Cette perte d’énergie est devenue un problème majeur dans la microélectronique pendant les dernières années, ce qui rend plus difficile le développement des nouvelles technologies. L’une des solutions est de placer des éléments mémoire non-volatile dans le puce, qui retiennent la configuration du transistor pendant la mise hors tension et permettent de le restaurer à la mise sous tension. Les Magnetic Random Access Memories (MRAM) sont considérées par l'ITRS comme un candidat crédible pour le remplacement potentiel de SRAM et de DRAM au-delà du nœud technologique de 20 nm. Bien que les exigences de base pour la lecture et l'écriture d'un élément de mémoire unique sont remplies, l'approche actuelle basée sur Spin Torque Transfer (STT) souffre d'un manque inné de la flexibilité. Le courant électrique entraine le retournement de l’aimantation de la couche ferromagnétique libre par le transfert du moment angulaire d’une couche ferromagnétique adjacent. Ainsi les éléments de mémoire basées sur STT ont deux terminaux dont les voies de courant pour « écriture » et « lecture » sont définies par la forme de «pillar». L’optimisation indépendant des paramètres d’écriture et de lecture reste, donc, très difficile. Au même temps, la densité de courant trop haute, nécessaire pour écrire, conduit à la vieillissement prémature du jonction tunnel. En conséquence, l’intégration MRAM dans la technologie du semi-conducteur reste, donc, difficile.Démonstrations récentes de reversement d’aimantation entrainées par l’injection d’un courant planaire dans des heterostructures métal lourd/ferromagnet ont attiré l’attention croissante sur les couples de spin basé sur le transfert du moment angulaire par l’effet Hall de spin et les effets d’interface. Contrairement à STT-MRAM, la SOT-MRAM a trois terminaux, dont les voies de courant pour « écriture » et « lecture » sont indépendantes. Cela permet d’améliorer les paramètres « écriture » et « lecture » de manière indépendante. Pour contrôler et optimiser les SOT il est nécessaire de comprendre très bien leur origine. Cela reste l’une des plus importantes questions dont on n’a pas une réponse définitive. Dans ce contexte, plusieurs études ont conclu sur un modèle basé seulement sur l’effet Hall de spin, en même temps que d’autres ont suggéré un modèle basé sur une contribution combiné de l’effet Hall de spin et l’effet d’interface.L’objectif de cette thèse est de réaliser une étude systématique sur les effets d’interface sur les SOT dans des heterostructures métal lourde/ferromagnet a base de Pt, avec aimantation planaire.Dans ce but, cette thèse explore trois voies différentes. Premièrement nous avons modifié le rapport entre les effets d’interface et les effets bulk en changeant l’épaisseur de la couche de Pt et en suivant l’évolution des SOT. En deuxième nous avons exploré des différents empilements métal lourde/ferromagnet afin d’étudier différentes interfaces. Finalement, nous avons changé les propriétés des interfaces soit par changer la structure cristalline soit par oxydation. La technique de mesure, la méthode d’analyse de données associé et les aspects théoriques nécessaires pour l’interprétation des données sont aussi détaillés dans ce manuscrit. / Moore’s law is based on empirical observation and states that every two years approximately, the number of transistors in dense integrated circuits doubles. This trend has held up well in the past several decades (1970s and onwards). However, the continuous miniaturisation of transistors brings about a significant increase in leakage current, which increases the stand-by power consumption. This energy loss has become a major problem in microelectronics during the last several years, making the development of new technologies more difficult. One of the solutions that can address this issue is to place non-volatile memory elements inside the chip, that retain the configuration of the transistor during power-off and allow to restore it at power-on. Magnetic Random Access Memories (MRAM) are considered by the ITRS as a credible candidate for the potential replacement for SRAM and DRAM beyond the 20 nm technological node. Though the basic requirements for reading and writing a single memory element are fulfilled, the present approach based on Spin Transfer Torque (STT) suffers from an innate lack of flexibility. The electric current drives the magnetization switching of a free ferromagnetic layer by transferring angular momentum from an adjacent ferromagnet. Therefore, STT-based memory elements are two terminal devices in which the “pillar” shape defines both the “read” and the “write” current paths. Independent optimisation of the reading and writing parameters is therefore difficult, while the large writing current density injected through the tunnel barrier causes its accelerated ageing, particularly for fast switching. Consequently, the integration of MRAM into semiconductor technology poses significant difficulties.Recent demonstrations of magnetization switching induced by in-plane current injection in heavy metal (HM)/ferromagnet (FM) heterostructures have drawn increasing attention to spin-torques based on orbital-to-spin momentum transfer induced by Spin Hall and interfacial effects (SOTs). Unlike STT-MRAM, the in-plane current injection geometry of SOT-MRAM allows for a three-terminal device which decouples the “read” and “write” mechanisms, allowing the independent tuning of reading and writing parameters. However, an essential first step in order to control and optimise the SOTs for any kind of application, is to better understand their origin. The origin of the SOTs remains one of the most important unanswered questions to date. While some experimental studies suggest a SHE (Spin Hall Effect)-only model for the SOTs, others point towards a combined contribution of the bulk (SHE) and interface (Rashba Effect and Interfacial SHE). At the same time, many studies start with a SHE only hypothesis and do not consider interfacial effects. Furthermore, there are not so many systematic studies on the effects of interfaces. This thesis tries to fill in this gap, by providing a systematic study on the effects of interfaces on the SOTs, in Pt-based NM/FM/HM multilayers with in-plane magnetic anisotropy. For this purpose, this thesis explores three different, but related avenues. First, we changed the interface/bulk effect ratio by modifying the Pt thickness and following the evolution of the SOTs. Second, we explored different HM/FM/NM combinations, in order to study different interfaces. And third, we changed the properties of the interfaces by changing the crystallographic structure of the interface and by oxidation. The measurement technique and associated data analysis method, as well as the theoretical considerations needed for the interpretation of the results are also detailed in this manuscript.

Les Oscillateurs Spintronique (STNO) sont un nouveau type d'oscillateurs à fréquence radio (RF) qui utilisent l'effet « Spin Transfer Torque (STT) » dans un dispositif de jonction tunnel magnétique (MTJ) pour produire des oscillations entretenues à haute fréquence. Les STNO fournissent des solutions compactes pour la communication sans fil utilisées dans « wireless sensor network (WSN) » car leur fréquence peut être réglée via un courant continu. Ce réglage de fréquence permet de coder l'information via « Frequency shift keying (FSK) » par modulation numérique entre deux valeurs discrètes sans besoin d'un RF mixer, ce qui conduit à des composants RF potentiellement moins complexes. Dans cette thèse, la faisabilité de FSK a été étudiée pour des STNO MTJ à aimantation dans le plan en vue des communications sans fil utilisées dans les WSN. Les paramètres abordés dans cette étude sont le décalage de fréquence et le taux de modulation maximum, auquel la fréquence peut être décalée entre deux valeurs discrètes.Pour caractériser le taux de modulation maximum, des simulations macrospin et des études expérimentales ont été réalisées. Les simulations révèlent que le taux de modulation maximum pour FSK par courant est limité par la fréquence de relaxation du STNO, qui est de l'ordre de quelques centaines de MHz pour les STNO à aimantation dans le plan. Cela signifie que le taux de modulation maximum est limité à quelques centaines de Mbps, ce qui est ciblé ici pour une communication sans fil à débit de données modéré utilisées dans les WSN. Des études expérimentales du FSK par modulation de courant dans les STNO ont été effectuées pour des STNO autonomes et pour des STNO intégrés dans des systèmes hyperfréquences. Le FSK sur les STNO autonomes montre un décalage de fréquence autour de 200 MHz (le décalage de fréquence entre ≈ 8,9 GHz et ≈9,1 GHz) au taux de modulation de 10Mbps. Ce taux de modulation est inférieur à la limite supérieure donnée par la fréquence de relaxation du STNO comme prévu dans la simulation numérique en raison du bruit de phase relativement élevé du dispositif mesuré. Afin de tester la faisabilité du STNO dans les systèmes hyperfréquences, la modulation FSK des STNO a été effectuée sur un émetteur de carte de circuit imprimé (PCB). L'émetteur de PCB a été réalisé et développé par le partenaire du projet Mosaic FP7, TUD University. L'analyse confirme qu'un changement de fréquence autour de 300 MHz (le décalage de fréquence entre ≈9 GHz et ≈9,3 GHz) a été observé avec un taux de modulation de 20 Mbps. Le taux de données est limité par les caractéristiques de l'émetteur de PCB et non intrinsèque au STNO. Les études de simulation et d'expérience de la modulation de fréquence des STNO démontrent que le débit de données est adéquat pour la communication sans fil utilisée dans WSN.Cependant, d'autres améliorations dans les matériaux et la nanofabrication de STNO sont nécessaires pour améliorer la puissance de sortie et améliorer les caractéristiques spectrales des oscillations pour pousser les débits de données à des valeurs plus élevées avec un grand décalage de fréquence / Spin Transfer Nano-Oscillators (STNOs) are a novel type of Radio Frequency (RF) oscillators that make use of the Spin Transfer Torque (STT) effect in a magnetic tunnel junction (MTJ) device to produce high-frequency auto-oscillations. STNOs are attractive for applications in wireless communications due to their nanometric size and their frequency tuning capabilities via either a dc current or an applied field. This frequency tuning permits to encode the information via frequency shift keying (FSK) by digital modulation of the current or applied field between two discrete values without the need of an external RF mixer, leading to potentially less complex RF components. In this thesis, the feasibility of the digital frequency modulation (frequency shift keying (FSK)) using in-plane magnetized MTJ STNOs has been studied. For this, the maximum modulation rate, up to which a signal can be modulated or the frequency can be shifted between two discrete values, is an important aspect that need to be characterized.The characterization of the maximum modulation rate for in-plane magnetized MTJ STNOs has been studied via numerical macrospin simulation for different modulation configurations, i.e. modulation by a sinusoidal RF current and a sinusoidal RF field. It revealed that the maximum modulation rate under RF current modulation is given by the amplitude relaxation frequency fp of the STNO. Under RF field modulation, i.e. an RF field applied parallel to the easy axis, an enhanced modulation rate above fp can be achieved since the frequency is modulated directly via the field and not via the amplitude. This suggests an important strategy for the design of STNO-based wireless communications and to achieve high data rates. Besides numerical simulation, experimental studies of frequency shift keying (FSK) by current modulation in STNOs have been also demonstrated. The first demonstration is the FSK in standalone STNOs. The analysis confirmed that the FSK was successfully observed with a frequency shift around 200MHz (the frequency shift between ≈8.9 GHz and ≈9.1 GHz) at the modulation rate of 10Mbps. This modulation rate is however less than the upper limit, which is given by the relaxation frequency fp of the STNO as predicted in the numerical simulation, because of the relatively high phase noise of the device measured. In order to test the feasibility of the STNO within microwave systems, the FSK modulation of STNOs was performed on a printed circuit board (PCB) emitter. FSK with a frequency shift around 300MHz (the frequency shift between ≈9 GHz and ≈9.3 GHz) was observed with a modulation rate of 20 Mbps. The data rate here was limited by characteristics of the PCB emitter and not intrinsic to the STNO. The simulation and experiment studies of frequency modulation of STNOs demonstrate that the data rate of is adequate for wireless communication used in WSN. However, further improvements in materials and nanofabrication of STNOs are required to enhance the output power and improve the spectral characteristics of the oscillations to push the data rates to higher values with large frequency shift.

Afin de concurrencer les mémoires à accès aléatoire de type DRAM actuellement sur le marché, les mémoires magnétiques ont depuis quelques années fait l'objet de nombreuses études afin de les rendre aussi performantes que possible. Dans ce contexte, les jonctions tunnel magnétiques à double barrière pourraient présenter des avantages significatifs en termes de vitesse de lecture et de consommation électrique. Nous avons en effet fait la démonstration que les structures à double barrière permettent, pour une configuration antiparallèle des aimantations des polariseurs, d'accroître les effets de transfert de spin assurant ainsi des courants d'écriture faibles. Dans la configuration parallèle des polariseurs, le phénomène est inversé et le couple par transfert de spin résultant est considérablement réduit. Cela permettrait de lire l'information plus rapidement en utilisant des tensions du même ordre de grandeurs que celles utilisées pour l'écriture. Nous avons par ailleurs proposé une méthode d'analyse permettant de caractériser les deux barrières tunnel par des mesures électriques en pleine plaque, ce qui facilite le développement des matériaux et atteste des propriétés électriques attendues avant nanofabrication. / Since a few years, magnetic memories have been extensively studied in order to compete with already existing Random Access Memories such as DRAM. In this context, double barrier magnetic tunnel junctions may have significant assets in terms of reading speed and electrical consumption. In fact, we demonstrated that spin transfer torque is enhanced when polarizers magnetizations are antiparallel, thus yielding a decrease of the writing current. On the contrary, when polarizers are parallel, spin transfer torque is drastically shrinked, thus allowing fast reading of the storage layer state at a voltage as large as the writing voltage. Moreover, we proposed an analysis method to characterize both tunnel barriers by full-sheet electrical measurements, leading to considerable gain of time in material developpement.

L'objectif de cette thèse est d'étudier l'effet du champ magnétique Oersted sur le mouvement induit par courant de parois de domaines magnetiques dans des nanobandes de bicouches IrPy. Nous avons optimisé la croissance épitaxiale des couches minces IrPy avec faible rugosité de surface et d'interface, peu de défauts structurels et un faible champ coercitif. Cela peut réduire le piégeage de parois et donc augmenter sa mobilité. Nanobandes polycristallins PtPy préparées par pulvérisation ont également été étudiées pour comparer les résultats avec des échantillons épitaxiés. Une première preuve directe de l'effet du champ Oersted sur la configuration magnétique de nanobandes magnétiques a été donnée par V. Uhlir et al. utilisant des mesures XMCD-PEEM résolues en temps. Ils ont observé une grande inclinaison transversale de l'aimantation du Py et CoFeB dans les nanobandes en tricouchesCoCuPy et CoCuCoFeB. Nous avons observé le changement de chiralité des parois transverses sous champ Oersted avec des impulsions de courant en utilisant la microscopie à force magnétique. Un mouvement de parois stochastique a été observé en raison du piégeage, ce qui donne lieu à une large distribution de vitesses de paroi de domaine. Déplacement de paroi opposé au flux d'électrons et transformations de paroi ont également été observés en raison de Joule chauffage. Les grains de grande taille (comparable à la largeur de bande) dans nos couches minces épitaxiales bi-cristallins par rapport aux échantillons polycristallins (~10nm) peut être la source possible du fort piégeage. Néanmoins, des vitesses de parois maximales très élevées (jusqu'à 700 et 250m/s) pour des densités de courant relativement faible (1.7x1012 et 1x1012 A/m2) ont été observées dans échantillons épitaxiales et pulvérisées respectivement. Ces vitesses sont 2 à 5 fois plus élevées avec des densités de courant similaires ou plus faible que celles observées dans des nanobandes de Py seul, rapportés dans la littérature. Le champ Oersted est peut-être à l'origine de la plus grande efficacité du couple de transfert de spin dans ces bandes en bicouche. Des simulations micromagnétiques réalisées dans notre groupe confirment qu'un champ magnétique transverse appliqué en plus d'un champ longitudinal pour déplacemer la paroi peut stabiliser le cœur d'une paroi vortex au centre de la nanobande, supprimant ainsi l'expulsion de cœur au bord de la nanobande et donc empêchant la transformation de parois vortex. De même, il peut stabiliser les parois transverses, empêchant des transformations. Cela peut conduire à une décalage du seuil de Walker vers des courants plus élevés, résultant en une augmentation de la vitesse de paroi. Des mesures XMCD-PEEM résolue en temps seront réalisées dans un avenir proche pour confirmer l'effet du champ Oersted sur le mouvement de la paroi. / The aim of this thesis is to study the effect of the magnetic Oersted field on current-induced domain wall (DW) motion in IrPy bilayer nanostripes. We optimized the epitaxial growth of IrPy films on sapphire (0001) substrates with less structural defects, small surface and interface roughness and small coercive fields. This was expected to reduce the DW pinning and hence increase the DW mobility. Polycrystalline PtPy nanostripes prepared by sputtering were also studied to compare the results with epitaxial samples. A first direct evidence of the effect of the Oersted field on the magnetic configuration of magnetic nanostripes was given by V. Uhlir et al. using time-resolved XMCD-PEEM measurements. They observed a large tilt of the Py and CoFeB magnetization in the direction transverse to the stripes in CoCuPy and CoCuCoFeB trilayer nanostripes. We observed chirality switching of transverse walls induced by the Oersted field due to current pulses using magnetic force microscopy. DW motion was found to be stochastic due to DW pinning, which results in a distribution of velocities. DW motion opposite to the electron flow and DW transformations were also observed due to Joule heating. The large grain size (comparable to the stripe width) in our epitaxial bi-crystalline films with respect to the polycrystalline samples (~10nm) may be a possible source of pinning. Nevertheless, very high maximum DW velocities (up to 700 and 250m/s) for relatively low current densities (1.7 x1012 and 1 x1012 A/m2) were observed in epitaxial and sputtered samples respectively. These velocities are 2 to 5 times higher with similar or even smaller current densities than observed in single layer Py nanostripes, reported in the literature. The Oersted field may be at the origin of the high efficiency of the spin transfer torque in these bilayer stripes. Micromagnetic simulations performed in our group confirm that when a transverse magnetic field is applied in addition to a longitudinal field along the nanostripe for VW motion, the vortex core can be stabilized in the center of nanostripe, suppressing the core expulsion at the nanostripe edge and hence preventing the VW transformation. Similarly, it can stabilize transverse walls, preventing DW transformations. This can result in a shift of the Walker breakdown to higher fields/currents, resulting in an increase in DW velocity. Time-resolved XMCD-PEEM measurements will be performed in the near future to confirm the effect of the Oersted field on the DW motion.

Des mesures d’ondes de spin propagatives ont été réalisées pour caractériser deux effets de l’interaction spin-orbite ainsi que le transport électrique dépendant du spin. Les effets du couplage spin-orbite ont été étudiés dans des bicouches nickel-fer/platine. Dans ces films, les fréquences de deux ondes de spin contre-propageantes ne sont pas les mêmes, ce qui est attribué à l’effet combiné d’une interaction magnétique chirale appelée interaction Dzyaloshinskii-Moriya et d’une asymétrie dans l’épaisseur du film magnétique. En appliquant le courant électrique dans ce système nous avons observé une modification du taux de relaxation de l’onde de spin qui est attribuée au transfert de spin induit par effet Hall de spin. D’autre part, les études de propagation d’ondes de spin dans une couche mince de fer épitaxié à température ambiante ont montré une polarisation en spin du courant électrique de 83%, ce qui est attribué à une forte asymétrie du couplage électron-phonon. / Propagating spin wave measurements were realised to characterize two spin-orbit related phenomena, as well as spin dependent electrical transport. The effects of spin-orbit coupling have been studied in nickel-iron/platinum bilayers. It has been shown that in these films the frequencies of two counter-propagating spin waves are not the same, which is attributed to the combined effects of a chiral magnetic interaction named Dzyaloshinskii-Moriya interaction and an asymmetry of the magnetic properties across the film thickness. By applying an electrical current in such system we have observed a modification of the spin wave relaxation rate due to the spin transfer torque induced by spin Hall effect. On the other hand, from the study of spin wave propagation in thin epitaxial iron films at room temperature, a degree of spin polarization of the electrical current of 83% was extracted, which is attributed to a significant spin-asymmetry of the electron-phonon coupling.

Les mémoires non-volatiles (MNV) sont l'objet d'un effort de recherche croissant du fait de leur capacité à limiter la consommation statique, qui obère habituellement la réduction des dimensions dans la technologie CMOS. Dans ce contexte, cette thèse aborde plus spécifiquement deux technologies de mémoires non volatiles : d'une part les jonctions tunnel ferroélectriques (JTF), dispositif non volatil émergent, et d'autre part les dispositifs à transfert de spin (TS) assisté par effet Hall de spin (EHS), approche alternative proposée récemment pour écrire les jonctions tunnel magnétiques (JTM). Mon objectif est de développer des modèles compacts pour ces deux technologies et d'explorer, par simulation, leur intégration dans les circuits non-volatiles.J'ai d'abord étudié les modèles physiques qui décrivent les comportements électriques des JTF : la résistance tunnel, la dynamique de la commutation ferroélectrique et leur comportement memristif. La précision de ces modèles physiques est validée par leur bonne adéquation avec les résultats expérimentaux. Afin de proposer un modèle compatible avec les simulateurs électriques standards, nous j'ai développé les modèles physiques mentionnés ci-dessus en langue Verilog-A, puis je les ai intégrés ensemble. Le modèle électrique que j'ai conçu peut être exploité sur la plate-forme Cadence (un outil standard pour la simulation de circuit). Il reproduit fidèlement les comportements de JTF. Ensuite, en utilisant ce modèle de JTF et le design-kit CMOS de STMicroelectronics, j'ai conçu et simulé trois types de circuits: i) une mémoire vive (RAM) basée sur les JTF, ii) deux systèmes neuromorphiques basés sur les JTF, l'un qui émule la règle d'apprentissage de la plasticité synaptique basée sur le décalage temporel des impulsions neuronale (STDP), l'autre mettant en œuvre l'apprentissage supervisé de fonctions logiques, iii) un bloc logique booléen basé sur les JTF, y compris la démonstration des fonctions logiques NAND et NOR. L'influence des paramètres de la JTF sur les performances de ces circuits a été analysée par simulation. Finalement, nous avons modélisé la dynamique de renversement de l'aimantation dans les dispositifs à anisotropie perpendiculaire à transfert de spin assisté par effet Hall de spin dans un JTM à trois terminaux. Dans ce schéma, deux courants d'écriture sont appliqués pour générer l'EHS et le TS. La simulation numérique basée sur l'équation de Landau-Lifshitz-Gilbert (LLG) démontre que le délai d'incubation de TS peut être éliminé par un fort EHS, conduisant à la commutation ultra-rapide de l'aimantation, sans pour autant requérir une augmentation excessive du TS. Nous avons appliqué cette nouvelle méthode d'écriture à la conception d'une bascule magnétique et d'un additionneur 1 bit magnétique. Les performances des circuits magnétiques assistés par l'EHS ont été comparés à ceux écrits par transfert de spin, par simulation et par une analyse fondée sur le modèle théorique. / Non-volatile memory (NVM) devices have been attracting intensive research interest since they promise to solve the increasing static power issue caused by CMOS technology scaling. This thesis focuses on two fields related to NVM: the one is the ferroelectric tunnel junction (FTJ), which is a recent emerging NVM device. The other is the spin-Hall-assisted spin-transfer torque (STT), which is a recent proposed write approach for the magnetic tunnel junction (MTJ). Our objective is to develop the compact models for these two technologies and to explore their application in the non-volatile circuits through simulation.First, we investigated physical models describing the electrical behaviors of the FTJ such as tunneling resistance, dynamic ferroelectric switching and memristive response. The accuracy of these physical models is validated by a good agreement with experimental results. In order to develop an electrical model available for the circuit simulation, we programmed the aforementioned physical models with Verilog-A language and integrated them together. The developed electrical model can run on Cadence platform (a standard circuit simulation tool) and faithfully reproduce the behaviors of the FTJ.Then, using the developed FTJ model and STMicroelectronics CMOS design kit, we designed and simulated three types of circuits: i) FTJ-based random access memory (FTRAM), ii) two FTJ-based neuromorphic systems, one of which emulates spike-timing dependent plasticity (STDP) learning rule, the other implements supervised learning of logic functions, iii) FTJ-based Boolean logic block, by which NAND and NOR logic are demonstrated. The influences of the FTJ parameters on the performance of these circuits were analyzed based on simulation results.Finally, we focused on the reversal of the perpendicular magnetization driven by spin-Hall-assisted STT in a three-terminal MTJ. In this scheme, two write currents are applied to generate spin-Hall effect (SHE) and STT. Numerical simulation based on Landau-Lifshitz-Gilbert (LLG) equation demonstrates that the incubation delay of the STT can be eliminated by the strong SHE, resulting in ultrafast magnetization switching without the need to strengthen the STT. We applied this novel write approach to the design of the magnetic flip-flop and full-adder. Performance comparison between the spin-Hall-assisted and the conventional STT magnetic circuits were discussed based on simulation results and theoretical models.

La tendance actuelle dans le domaine des télécommunications mène à des systèmes capables de fonctionner selon plusieurs standards, et donc plusieurs fréquences porteuses. La synthèse de la fréquence porteuse est un élément clef, dont les propriétés reposent essentiellement sur les performances de l’oscillateur employé. Pour assurer le fonctionnement de systèmes compatibles avec plusieurs standards de télécommunication, la solution conventionnelle consiste à intégrer plusieurs oscillateurs locaux. Cette solution est coûteuse, d’autant plus que, malgré le fait que les technologies actuelles atteignent des niveaux d’intégration très importants, la surface occupée par des oscillateurs traditionnels de type LC ne peut pas être diminuée, alors que le coût de fabrication au millimètre carré devient de plus en plus élevé. Il serait donc très intéressant de remplacer les oscillateurs LC, ce qui nous amène à rechercher des solutions alternatives parmi de nouvelles technologies. L’oscillateur spintronique (STO) est un nouveau dispositif issu des études sur les couches minces magnétiques. Il apparait comme un candidat potentiel de remplacement des oscillateurs LC du fait de sa grande accordabilité en fréquence et de son faible encombrement. Toutefois des mesures effectuées sur les STOs ont montré que la performance en puissance et en bruit de phase d’un oscillateur seul ne permet pas de remplir les spécifications pour des applications de télécommunication. Nous proposons de remplir ces spécifications en couplant un nombre d’oscillateurs spintroniques important. Dans ce cadre se posent plusieurs questions qui concernent les procédures de modélisation, d’analyse et de synthèse des systèmes interconnectés. Les procédures de modélisation incluent la démarche de recherche de modèles à complexité croissante qui décrivent les propriétés entrée-sortie d’un oscillateur spintronique, ainsi que la démarche de généralisation des modèles des oscillateurs dans le cadre du réseau. Les procédures d’analyse cherchent à vérifier la stabilité et évaluer la performance des systèmes interconnectés. Les procédures de synthèse permettent de concevoir des interconnexions sophistiquées pour les oscillateurs afin d’assurer toutes les spécifications du cahier des charges. Dans ce document, nous établissons tout d’abord le problème de la synthèse de fréquence par couplage avec un cahier des charges formalisé en termes de gabarits fréquentiels sur des densités spectrales de puissance. Le cahier des charges posé amène la nécessité de modéliser l’oscillateur spintronique pour pouvoir simuler et analyser son comportement. Ici, nous proposons une modélisation originale selon des degrés de complexité croissante. Ensuite, nous discutons de la structure de la commande de l’ensemble des oscillateurs afin de remplir les spécifications du cahier des charges. La structure de commande proposée nécessite de développer une méthode de conception des interconnexions du réseau d’après les critères de performance. Dans les deux derniers chapitres, nous proposons deux méthodes fréquentielles de synthèse originales pour résoudre le problème de synthèse de fréquence par couplage. La première méthode de synthèse permet de prendre en compte un critère mathématique du cahier des charges, qui correspond à un gabarit fréquentiel à respecter, et permet d’obtenir une matrice d’interconnexion des sous-systèmes, telle que le module de la réponse fréquentielle du réseau approxime le gabarit imposé par le cahier des charges. La deuxième méthode de synthèse permet de prendre en compte plusieurs gabarits fréquentiels à la fois. La solution obtenue est une matrice d’interconnexion des sous-systèmes, qui résout le problème de la synthèse de fréquence par couplage d’oscillateurs spintroniques. / The current trends in telecommunication are leading to systems that are compatible with multiple standards and consequently multiple carrier frequencies. The frequency synthesis is a key element influenced by the local oscillator performance. In order to ensure the system compatibility with multiple telecommunication standards, the conventional solution consists in using one local oscillator for each standard. This solution is expensive, even more, since the cost per squared millimetre is increasing, while the silicon area occupied by the traditional LC-tank oscillators cannot be reduced in spite of the fact that technology is going to higher integration levels. Thus, it should be interesting to find a substitution to the LC-tank oscillators which leads to research for alternative solutions among new technologies. The spin torque oscillator (STO) is a new device issued from the ferromagnetic thin-film research. Due to its frequency accord ability and its capability to occupy relatively small volume, it appears as a potential candidate for the LC-tank oscillator replacement. However, a set of measurements prove that these devices exhibit poor power and phase noise performance, making them unable to fulfill the technical specification of the radiofrequency applications. We propose to reach these specifications by coupling of a large number of spin torque oscillators. In this scope, numerous questions appear regarding the procedures of modelling, analysis and synthesis of the complex interconnected systems. The modelling procedures are dedicated to the increasing complexity models that describe the input-output behaviour of a spin torque oscillator and its behaviour within the interconnected network. The analysis procedures are targeted to verify the stability and to evaluate the performance level of the interconnected systems. The synthesis procedures allow to design the interconnection law for spin torque oscillators in order to fulfill the technical requirements. In this document, the frequency synthesis problem by spin torque oscillator coupling with technical specification description in terms of power spectral densities is established. The formulated specifications introduce the problem of the oscillator modelling in order to perform a simulation and an analysis of the oscillator behaviour. Here, we propose an original model using several conventional models with increasing complexity. An original oscillator network model that describes qualitative properties of the oscillator synchronisation is introduced. Afterwards, the control law architecture for an oscillator set is established in order to accomplish the technical requirement specifications. The suggested control architecture needs to be developed with quantitative systematic and efficient design method for the network interconnection taking into account the formulated performance criteria. In the last two chapters we propose two original frequency domain design methods allowing the resolution of our frequency synthesis problem. The first design method allows to consider explicitly a performance criterium corresponding toa desired frequency constraint. The method allows to obtain a suitable sub-system interconnection matrix that fits the frequency specification constraint. The second design method allows to find an interconnection matrix and to take into account simultaneously several frequency specification constraints. The interconnection matrix obtained with the proposed method solves the problem of frequency synthesis by coupling of spin torque oscillators.