Cette thèse présente les résultats et conclusions issues d'une série de modèles analogiques de systèmes de compressif à différentes échelles : Les expériences réalisées à l'échelle crustale montrent que la symétrie de structures compressives, de type plis et chevauchements avec 3 niveaux de décollement, est fortement dépendante de la vitesse de sédimentation. Les résultats ont été appliqués au Subandin Bolivien. Les expériences réalisées à l'échelle lithosphérique simulent la subduction et l'extension arrière-arc dans un système subissant une compression parallèle à la marge continent-océan (COB). Ces modèles démontrent que la différence de densité entre les plaques continentales et océaniques est le paramètre clé pour expliquer l'extension arrière-arc: plus petite est la différence de densité, plus faible est l'extension produite. Les résultats ont été appliqués al 'Anatolie. Enfin, ces modèles ont été utilisés pour tester la reproductibilité et les limites de la modélisation analogique.

Les risques psychosociaux prennent une part de plus en plus prégnante en matière de santé au travail. Le médecin du travail doit pouvoir disposer d'outil permettant d'évaluer l'état de santé des salariés. L'évaluation du stress, conséquence et facteur de risque à la fois est un marqueur particulièrement intéressant pour le médecin du travail. Ce travail vise à éclairer l'utilisateur sur les qualités psychométriques de l'échelle visuelle analogique (EVA) dans l'évaluation du stress, dans le cadre de la médecine du travail. Nous avons étudié la stabilité, la fidélité interjuge, la validité concourante, la sensibilité discriminative, mais aussi les facteurs cognitifs pouvant influencer la réponse à l'EVA tels que la présentation de Soi, la revendication, ou la représentation sociale du stress. Nous proposons aussi des modalités d'utilisation et d'interprétation de l'EVA. / Psychosocial risk factors are more and more important in the field of occupational health. Occupational physicians must have some useful tools to assess the mental health. Stress assessment may be an interesting marker for the occupational physicians. One way to assess the stress is the visual analogue scale, well known in pain assessment. But what about its psychometric properties? What about the stability, inter judge reliability, fiability, agreement between visual analogue scale and perceived stress scale, discriminative sensitivity? What is the influence of cognitive factors, such as the presentation of self, the claimings, and the social representation of stress? This manuscript is a guideline of stress assessment using a visual analogue scale too.

Mes travaux de thèse portent sur l'échantillonnage direct du signal RF en réception après l'antenne, dans un contexte d'applications radio-logicielle et radio-cognitive. Le but de cette technique est de pouvoir traiter le signal quelle que soit la modulation utilisée et dans une large gamme de fréquences, directement après l'antenne, en réduisant au maximum la partie analogique. Pour cela une architecture d'échantillonneur passif a été utilisée. L'originalité de cette architecture consiste en l'implémentation d'un système d'échantillonnage différentiel en quadrature purement passif, constitué d'un réseau de capacités commutées. En fixant la constante de temps du système à une valeur élevée devant la fréquence minimale du signal RF à démoduler, l'échantillonneur se comporte à la fois en tant que mélangeur et filtre en fréquence. Cela permet la réjection des brouilleurs hors de la bande de réception et contribue à améliorer sensiblement la dynamique du système de réception, le tout pour une consommation très faible. Aussi, le système est flexible en fréquence, permettant ainsi de recevoir le spectre RF sur une large bande et de recevoir différents types de signaux modulés. Celui-ci a été intégré dans un front-end de réception complet en technologie CMOS 130nm pour des applications dans les bandes ISM (433MHz et 868MHz) dont les débits de transmission sont limités à 1Mbits/s. L'architecture développée est adaptée à des applications de type radio-logicielle ou radio-cognitive, lorsqu'une agilité en fréquence, une grande dynamique et des contraintes de consommation très basse sont visées. / My thesis work is focusing on the RF signal direct sampling reception after the antenna in a software-defined radio applications and cognitive radio context. The purpose of this technique is to treat the signal whatever the modulation used and in a wide range of frequencies, directly after the antenna while minimizing at maximum the analog part. For this, a passive sampler architecture has been used. The originality of this architecture consists in the implementation of a passive differential sampling system working in quadrature, consisting of a switched capacitors network. By setting the time system constant to a high value compared to the minimum frequency of the RF signal to be demodulated , the sampler acts both as a filter and a frequency mixer. This allows the rejection of interferers outside the reception band and contributes to improve significantly the receiver system dynamic, for a very low consumption. Also, the system is flexible in frequency, which permits to receive the RF spectrum over a wide band of frequencies and detect different types of modulated transmitted signals. It has been integrated into a complete front-end 130nm CMOS technology receiver dedicated to ISM bands applications (433MHz and 868MHz bands) whose transmission data rates are limited to 1Mbit/s. The developed architecture is suitable for software-defined radio or cognitive radio applications where frequency agility, high dynamic and very low power constraints are targeted.

Dans cette thèse, nous nous intéressons aux proportions analogiques dans le contexte des bases de données relationnelles. Les proportions analogiques permettent de lier quatre éléments dans une relation du type ''A est à B ce que C est à D''. Par exemple, « Paris est à la France ce que Rome est à l'Italie ». Nous avons étudié le problème de la prédiction de valeurs manquantes dans une base de données en utilisant les proportions analogiques. Un algorithme de classification fondé sur les proportions analogiques a été modifié afin de résoudre ce problème. Puis, nous avons étudié les propriétés des éléments appartenant à l'ensemble d'apprentissage des classificateurs analogiques fréquemment exploités pour calculer la prédiction. Ceci nous a permis de réduire considérablement la taille de cet ensemble par élimination des éléments peu pertinents et par conséquent, de diminuer les temps d'exécution de ces classificateurs. La deuxième partie de la thèse a pour objectif de découvrir de nouveaux patrons basés sur la relation d'analogie, i.e., des parallèles, dans les bases de données. Nous avons montré qu'il est possible d'extraire ces patrons en s'appuyant sur des approches de clustering. Les clusters produits par de telles techniques présentent aussi un intérêt pour l'évaluation de requêtes recherchant des patrons d'analogie dans les bases de données. Dans cette perspective, nous avons proposé d'étendre le langage de requêtes SQL pour pouvoir trouver des quadruplets d'une base de données satisfaisant une proportion analogique. Nous avons proposé différentes stratégies d'évaluation pour de telles requêtes, et avons comparé expérimentalementleurs performances. / In this thesis, we are interested in the notion of analogical proportions in a relational database context. An analogical proportion is a statement of the form “A is to B as C is to D”, expressing that the relation beween A and B is the same as the relation between C and D. For instance, one may say that “Paris is to France as Rome is to Italy”. We studied the problem of imputing missing values in a relational database by means of analogical proportions. A classification algorithm based on analogical proportions has been modified in order to impute missing values. Then, we studied how analogical classifiers work in order to see if their processing could be simplified. We showed how some typeof analogical proportions is more useful than the others when performing classification. We then proposed an algorithm using this information, which allowed us to considerably reduce the size of the training set used by the analogical classificationalgorithm, and hence to reduce its execution time. In the second part of this thesis, we payed a particular attention to the mining of combinations of four tuples bound by an analogical relationship. For doing so, we used several clustering algorithms, and we proposed some modifications to them, in order tomake each obtained cluster represent a set of analogical proportions. Using the results of the clustering algorithms, we studied how to efficiently retrieve the analogical proportions in a database by means of queries. For doing so, we proposed to extend the SQL query language in order to retrieve from a database the quadruples of tuples satisfying an analogical proportion. We proposed severalquery evaluation strategies and experimentally compared their performances.

Le cycle sismique s'étend de la centaine à quelques milliers d'années mais les mesures géodésiques et sismologiques s'étendent sur moins d'un siècle. Cette courte échelle de temps d'observation rend difficile la mise en évidence du rôle des paramètres sismotectoniques clefs qui contrôlent la dynamique des failles actives. Pour pallier ce problème d'échelle temporelle, j'ai développé un nouveau modèle expérimental qui reproduit des microséismes le long d'une faille décrochante sur plusieurs centaines de cycles sismiques. Il est constitué de deux plaques de polyuréthane latéralement en contact, reposant sur une couche basale de silicone, simulant le comportement mécanique d'une croûte supérieure élastoplastique couplée avec une croûte inférieure ductile, respectivement. Pour chaque expérience, environ 4000 mesures du champ de vitesses horizontales sont enregistrées. L'analyse des déplacements de surface au cours des phases intersismiques, cosismiques et postsismiques et leur comparaison aux failles sismogéniques montrent que le modèle reproduit correctement les déformations proches de la faille et en champ lointain. J'ai aussi effectué des inversions du champ de vitesses en surface pour évaluer la distribution spatiale du glissement en profondeur le long du plan de faille. Pour comparer les expériences, j'ai développé plusieurs algorithmes permettant d'étudier l'évolution spatio-temporelle des principaux paramètres physiques et les processus de déformation de surface qui caractérisent le cycle sismique. Mes premiers résultats suggèrent que la vitesse de chargement tectonique imposée en champ lointain joue un rôle sur le cycle sismique en influençant la magnitude des séismes, leur temps de récurrence, ainsi que la capacité de la faille à générer des séismes caractéristiques. Une vitesse de chargement lente favorise l'occurrence de forts évènements caractéristiques et une vitesse rapide de nombreux microséismes de magnitude faible à modérée plus distribués le long de la faille. Ma première hypothèse est que ce comportement est contrôlé par le couplage fragile/ductile à la base des plaques de polyuréthane. Pour une vitesse rapide, les forces visqueuses dans la couche basale augmentent de même que ce couplage. Ce processus contraint la base de la faille à glisser à une vitesse proche de sa vitesse long-terme et induit un champ de contrainte plus hétérogène le long de son plan qui favorise les microséismes de magnitude faible à modérée. Pour une vitesse lente, le silicone se comporte comme un fluide newtonien et les forces visqueuses diminuent considérablement, permettant à la faille de rester bloquée sur une plus longue période et d'accumuler plus de déformation élastique. Les contraintes sont ensuite relaxées par de plus larges évènements sismiques. Enfin, j'ai étudié le rôle joué par les variations de contrainte normale le long de la faille sur le glissement cosismique et le comportement long terme du système. Les résultats montrent que la distribution spatiale du glissement cosismique est fortement contrôlée par les variations de résistance de la faille et de l'accumulation des contraintes cisaillantes qui en résultent. Les évènements majeurs se produisent préférentiellement dans les zones d'aspérité de contrainte cisaillante et leur distribution spatiale du glissement suit une tendance similaire à celle de la variation de contrainte normale le long de la faille. L'analyse révèle aussi que l'hétérogénéité de l'état de contrainte initial influence la régularité du cycle sismique et le comportement long terme du modèle. Les résultats de cette étude paramétrique conforte ainsi l'hypothèse selon laquelle la distribution du glissement cosismique le long des ruptures peut fournir des informations pertinentes sur l'état de contrainte initial et pourrait améliorer notre compréhension de l'aléa sismique. Notre approche expérimentale apparaît donc, comme une méthode complémentaire et efficace pour étudier la dynamique des séismes. / Average seismic cycle duration extends from hundred to a few thousands years but available geodetic measurements, including trilateration, GPS, Insar and seismological data extend over less than one century. This short time observation scale renders difficult, then, to constrain the role of key parameters such as fault friction and geometry, crust rheology, stress and strain rate that control the kinematics and mechanics of active faults.To solve this time scale issue, I have developed a new experimental set-up that reproduces scaled micro-earthquakes along a strike-slip fault during several hundreds of seismic cycles. The model is constituted by two polyurethane foam plates laterally in contact, lying on a basal silicone layer, which simulate the mechanical behaviour of an elastoplastic upper crust coupled with a ductile lower crust, respectively. For each experience about 4000 horizontal-velocity field measurements are recorded. The analysis of model-interseismic, coseismic and postseismic surface displacements and their comparison to seismogenic natural faults demonstrate that our analog model reproduces correctly both near and far-field surface strains. I also performed surface-velocity field inversions to assess the spatial distribution of slip and stress at depth along the fault plane. To compare the experiences, we have developed several algorithms that allow studying the spatial and temporal evolution of the main physical parameters and surface deformation processes that characterise the seismic cycle (magnitudes, stress, strain, friction coefficients, interseismic locking depth, recurrence time, ...). My first results suggest that far-field boundary-velocity conditions play a key role on the seismic cycle by influencing earthquake magnitudes and recurrence time, as well as the capability of the fault to generate characteristic earthquakes. We observed that low loading rate favors rare but large strong characteristic events and high loading rate numerous low to moderate magnitude more distributed microquakes. My first hypothesis is that this behaviour may be controlled by the brittle/ductile coupling at the base of foam plates. For a high loading rate, viscous forces in the silicone layer increase as well as coupling at the base of the foam plates. These features force the base of the fault to slip at a velocity close to the far field velocity and induce a more heterogeneous stress field along the fault favoring low to moderate microquakes. For a low loading rate, silicone almost behaves as a newtonian fluid and viscous forces strongly decrease, allowing the fault to remain locked for a longer period and to accumulate more elastic strain. Stresses are then relaxed by larger seismic events.Finally, I investigate experimentally the role played by along fault initial normal stress variations on coseismic slip and long term fault behavior. Results show that coseismic slip patterns are strongly controlled by variations in fault strength and subsequent accumulated shear stress along fault strike. Major microquake events occur preferentially into zone of major shear stress asperities and coseismic slip distributions follow similar trends than initial normal stress variations along the fault. Moreover, our experiment suggest that the heterogeneity of initial stress state along the fault influence the regularity of the seismic cycle and, consequently, long term fault slip behavior. Results of this parametric study comfort, then, the hypothesis that coseismic slip distribution along earthquake ruptures may provide relevant informations on unknown initial stress state and could thus improve our understanding of seismic hazard.Our experimental approach appears then, as an efficient complementary method to investigate earthquake dynamics.

Les systèmes de communication sans fil modernes exigent haute performance analogique Convertisseurs-numériques (CAN) avec l'augmentation de la bande passante et la résolution.Aujourd'hui, il y a un besoin croissant de faible puissance et de récepteurs RF multi-fonctionnels, puisque le marché s' attend à des capacités de réception complexes avec des appareils de faible puissance qui fonctionnent sur batteries portables de puissance limitée.Pour cette raison la tendance actuelle est de diminuer la partie analogique des récepteurs, tout en augmentant les tâches effectuées par la partie numérique.Par conséquent, cela demande des CAN à large bande, haute résolution et faible consommation.Dans cette recherche, on étudie plusieurs CAN à base de VCO.On montre la conception, la réalisation dans le process CMOS 65nm et les mesures de deux types de CAN à base VCO, le premier est basé sur le principe de la conversion tension-fréquence tandis que le second utilise le principe de la conversion tension-phase.Le CAN tension fréquence est un CAN de 4-bit programmable avec une fréquence d’échantillonnage qui va de 220MHz jusqu’à 1500MHz. le rapport signal dur bruit mesuré est de 40.5dB dans une bande de 30MHz avec une consommation de 0.5mW.Le CAN tension phase est un CAN de 4-bit programmable avec une fréquence d’échantillonnage qui va de 300MHz jusqu'a 1440MHz. le rapport signal dur bruit mesuré est de 48dB dans une bande de 30MHz avec une consommation de 1mW. On présente ensuite une méthode de conception systématique de conception des CAN SigmaDelta de grand ordre avec des quantificateurs à base VCO.Pour valider la méthode de conception, un CAN SigmaDelta avec un quantificateur tension-fréquence est conçu en 65nm. Le rapport signal sur bruit mesuré est de 62dB dans une bande de 28MHz et une consommation de 30mW.On propose ensuite l'utilisation des quantificateurs à base VCO dans les modulateurs SigmaDelta en quadrature. Pour cela, une méthode de conception systématique et présentée. Un CAN sigmadelta en quadrature de 4ème ordre avec des quantificateurs tension fréquence est conçu en 65nm. Les mesures de ce circuit sont encore encours. Les simulations post-layout montrent un rappost signal sur bruit de 75dB dans une bande de 40MHz et une consommation de 60mW. / Today's wireless communication systems are requiring high performance Converters analog-digital (ADC) with increasing demand on bandwidth and resolution.There is a growing need for low-power and multi-functional RF receivers , since the market is expecting complex receiving capacities with low power battery operated devices.For this reason the current trend is to decrease the analogue part of the receivers, while increasing the tasks performed by the digital part.Therefore, this imposes stringent requirements on the ADC such as wideband operation, high resolution and low power consumption.In this dissertation, we studied and realized several types of VCO-based ADCs.We show the design, implementation and the measurements of two types of VCO-based ADCs in 65nm CMOS process. The first is using the voltage to frequency conversion technique while the second uses the principle of voltage to phase conversion.The voltage to frequency converter is a 4-bit ADC with a programmable sampling frequency that goes from 220MHz up to 1500MHz.The measured Signal-to-noise-and-distortion-ratio (SNDR) is of 40.5dB in a band of 30MHz with a power consumption of 0.5mW.The voltage phase converter is a 4-bit ADC with a programmable sampling frequency that goes from 300MHz up to 1440MHz.The measured SNDR is 48dB in a band of 30MHz with a consumption of 1mW.We then present a systematic design method of high order SigmaDelta ADCs with VCO-based quantizers.To validate the design method, a SigmaDelta ADC with a 4-bit voltage-frequency is designed in 65nm. The measured SNDR is 62dB in a band of 28MHz and a power consumption of 30mw.We propose the use of VCO-based quantizers in quadrature SigmaDelta modulators. A systematic design method is presented for the quadrature VCO-based Sigmadelta modulators.A 4th order quadrature sigmadelta with 4-bit voltage to frequency quantizers is designed in 65nm. The measurements of this circuit are currently in progress. In post layout simulations, the quadrature modulator achieves 75dB in a band of 40MHz and a power consumption of 60mW.

Les communications numériques ont évolué pour répondre à la demande des consommateurs pour accroître l'accès à la navigation Internet, TV, vidéo à la demande, jeux interactifs et de réseaux sociaux. Cette augmentation de débit est obtenue en utilisant des techniques avancées de traitement du signal, des modulations complexes, et des bandes passantes larges. Par conséquent, des récepteurs hautes performances, capables de traiter des signaux large bande, sont nécessaires pour les équipements d'infrastructure et de communication grand-public hauts de gamme. Les récepteurs à numérisation directe RF sont attrayants pour ces applications à large bande, mais plusieurs aspects doivent être étudiés afin de fournir des solutions performantes intégrées. Les principales contributions de cette thèse sont les suivantes: - l’analyse et la conception au niveau système des récepteurs à échantillonnage et numérisation directs RF : - l'analyse théorique de la distorsion non-linéaire large-bande, pour les stratégies d'échantillonnage passe-bas et passe-bande - l'analyse théorique des défauts des convertisseurs analogique-numérique haute-vitesse dans un contexte de réception large bande - la conception d'un conditionneur de signal RF optimisé pour une application câble, incluant: - un égaliseur RF programmable multi-pente, utilisant une seule inductance, avec son algorithme de contrôle - une boucle de contrôle de gain mixte combinant un détecteur RMS et un détecteur crête - contribution à la réalisation d'un produit récepteur RF multi-canaux, à numérisation directe, compétitif en consommation d'énergie, coût, et performances RF / The Holy Grail radio receiver architecture for Software Radio makes uses of direct RF digitization. The early RF signal digitization theoretically provides maximum re-configurability of the radio front-end to multiple bands and standards, as opposed to analog-extensive front-ends. In addition, in applications for which a large portion of the RF input signal spectrum is required to be received simultaneously, the RF direct digitization architecture could provide the most power-and-cost-effective front-end solution. This is typically the case in centralized architectures, for which a single receiver is used in a multi-user environment (data and video gateways) or in re-multiplexing systems. In these situations, this highly-digitized architecture could dramatically simplify the radio front-end, as it has the potential to replace most of the analog processing. In this Ph.D thesis, we study the trade-offs, from RF to DSP domains, which are being involved in direct RF digitization receivers. The developed system-level framework is applied to the design of a cable multi-channel RF direct digitization receiver. Special focus is provided on the design of an optimum RF signal conditioning, on the specification of time-interleaved analog-to-digital converter impairments, including clock quality, and on some algorithmic aspects (automatic gain control loop, RF front-end amplitude equalization control loop). The two-chip implementation is presented, using BiCMOS and 65nm CMOS processes, together with the block and system-level measurement results. The solution is highly competitive, both in terms of area and RF performance, while it drastically reduces power consumption.

A la différence de la conception numérique, la conception analogique souffre d’un réel retard au niveau de la solution logicielle qui permet une conception à la fois rapide et fiable. Le dimensionnement de circuits analogiques exige en effet un nombre assez élevé de simulations et de vérifications et dépend beaucoup de l’expertise du concepteur. Pour pallier à ce retard, des outils de conception automatique basés sur des algorithmes d’optimisation locale et globale sont développés. Ces outils restent encore immatures car ils n’offrent que des réponses partielles aux questions du dimensionnement, alors que l’obtention d’un dimensionnement optimal d’un circuit analogique en un temps raisonnable reste toujours un enjeu majeur. La réduction du temps de conception de circuits analogiques intégrés nécessite la mise en place de méthodologies permettant une conception systématique et automatisable sur certaines étapes. Dans le cadre de cette thèse, nous avons travaillé suivant trois approches. Il s’agit d’abord de l’approche méthodologique. A ce niveau nous préconisons une approche hiérarchique descendante « top-down ». Cette dernière consiste à partitionner le système à dimensionner en sous blocs de fonctions élémentaires dont les spécifications sont directement héritées des spécifications du niveau système. Ensuite, nous avons cherché à réduire le temps de conception à travers l’exploration de solutions optimales à l’aide des algorithmes hybrides. Nous avons cherché à profiter de la rapidité de la recherche globale et de la précision de la recherche locale. L’intérêt des algorithmes de recherche hybride réside dans le fait qu’ils permettent d’effectuer une exploration efficace de l’espace de conception du circuit sans avoir besoin d’une connaissance préalable d’un dimensionnement initial. Ce qui peut être très intéressant pour un concepteur débutant. Enfin, nous avons travaillé sur l’accélération du temps des simulations en proposant l’utilisation des méta-modèles. Ceux-ci présentent un temps de simulation beaucoup plus réduit que celui des simulations des modèles électriques. Les méta-modèles sont obtenus automatiquement depuis une extraction des résultats des simulations électriques. / Contrary to digital design, analog design suffers from a real delay in the software solution that enables fast and reliable design. In this PhD, three approaches are proposed. The first is the methodological approach. At this level we recommend a "top-down" hierarchical approach. It consists of partitioning the system to size into sub-blocks of elementary functions whose specifications are directly inherited from the system level specification. Next, we aimed to reduce design time through the exploration of optimal solutions using hybrid algorithms. We attempted to take advantage of the rapid global search and local search accuracy. The interest of hybrid search algorithms is that they allow to conduct effective exploration of the design space of the circuit without the need for prior knowledge of an initial design. This can be very useful for a beginner designer. Finally, we worked on the acceleration of time simulations proposing the use of meta-models which present a more reduced time than electrical simulation models. Meta-models are obtained automatically from extracting results of electrical simulations.

L'objectif de ce travail était d’élaborer la brique de base d'un convertisseur analogique numérique supraconducteur à architecture pipeline, fonctionnant à 30GHz de fréquence d’échantillonnage. Ce convertisseur est constitué d’un bloc de N comparateurs disposés en cascade le long d’une ligne de transmission. Chaque étage de comparaison est constitué d'un SQUID rf mutuellement couplé à un tronçon de ligne de transmission. Lorsque le signal à convertir arrive à la hauteur d'un comparateur, il génère un champ magnétique qui induit un courant dans le SQUID rf. Ce courant pourra faire commuter la jonction Josephson du SQUID rf dans certains cas, en fonction des caractéristiques internes de la jonction Josephson du SQUID et de son environnement. La commutation, qui s’accompagne de l’apparition d’une impulsion de tension quantifiée SFQ, a été étudiée de manière théorique et expérimentale en fonction des différents paramètres du problème. / Superconductive analogue to digital converters (ADC) generally have speed and power dissipation advantages which should enable their application in telecommunication, medicine, and where an analogue signal (delivered e.g. by a sensor) needs to be digitized for post-processing.We are developing a new concept of analogue to digital converter using high critical temperature (Tc=90K) superconductors and operating at 30GHz; this converter is based an original structure, the pipeline architecture. The principle is to place a cascade of N comparators along a transmission line on which propagates the up-converted analogue signal. The carrier frequency is used in this case as a sampling signal.Each comparator, made with a SQUID loop, produces one bit at the carrier frequency: it codes the input signal by generating or not an RSFQ pulse (respectively "1” or “0"), and passes the residue (attenuated signal) in the following comparator.Here, we present steps for the comparator optimisation and mask design.Besides simulation results, we present the measurements at 30GHz carrier frequency of the comparator designed at low critical temperature (LTS). Finally, we suggest other tools to develop the optimised low critical temperature converter and we proposed the concept of the comparator operating at high critical temperature (HTS).

La numérisation de plus en plus rapide de signaux à très large bande-passante permet aujourd'hui d'envisager de nombreuses applications pour les systèmes de télécommunication, les mesures expérimentales ou les systèmes radar. Les signaux issus des capteurs peuvent être analysés directement, en évitant la conversion en fréquences intermédiaires. Dans ce travail, nous nous intéressons plus particulièrement au système d'échantillonnage pour des applications radar, qui nécessitent une amélioration significative de la résolution des systèmes existants. L'objectif que nous visons inclus les spécifications suivantes : une fréquence d'échantillonnage de 40 GEch/s, une bande-passante supérieure à 15 GHz et une résolution de 10 bits effectifs à 8 GHz. Partant des excellents résultats obtenus sur les architectures mono-coup à entrelacement temporel, nous avons choisi d'adapter leur principe à un fonctionnement répétitif. Nous avons aussi choisi de baser cette étude sur la technologie TBH sur InP car elle présente les meilleures potentialités pour notre application. Deux éléments de base de ces systèmes ont fait l'objet d'une optimisation particulière pour améliorer la résolution du système : l'inverseur pour minimiser le jitter et l'échantillonneur-bloqueur, principalement pour améliorer la linéarité. Partant de ces résultats, trois architectures innovantes ont été proposées. Pour chacune nous avons conçu un système dont nous avons simulé les performances