Le développement des technologies BiCMOS Silicium/Germanium (SiGe) permet aujourd'hui l'intégration de systèmes radio-fréquences (RF) complets (RF+bande de base) sur une seule puce et à faible coût. Les transistors bipolaires de telles filières sont en effet capables d'atteindre des fréquences de transition de plusieurs dizaines de gigahertz, assurant ainsi la réalisation de fonctions du domaine RF telles que l'amplification, le mélange, la division de fréquence analogique et numérique, la comparaison phase/fréquence analogique et numérique, etc. De plus, la compatibilité de ces technologies avec les technologies CMOS existantes autorise la réalisation simultanée de systèmes de traitement du signal numériques (et/ou analogiques) complets dans la bande de base. Le point faible de ces technologies reste cependant la difficulté d'obtenir des composants passifs de bonne qualité. Un challenge apparaît lorsqu'il s'agit de reconsidérer la conception des architectures existantes afin de se satisfaire de ces composants intégrés passifs peu performants, voire de s'en passer complètement. Une solution consiste alors à numériser au maximum les diverses fonctions précédemment citées. Le travail de thèse porte sur l'étude de faisabilité de la synthèse de fréquence en bande X et K, entièrement intégrée en technologie SiGe et basée sur la boucle à verrouillage de phase. On s'intéresse plus particulièrement à la numérisation des diviseurs hyperfréquences et des comparateurs phase/fréquence utilisés dans la boucle, le VCO restant par ailleurs analogique. Des solutions de conception innovantes sont proposées en terme de montée en fréquence et de réduction des phénomènes parasites inhérents aux structures habituellement rencontrées à plus basse fréquence. La thèse se conclut par l'intégration des diviseurs et comparateurs conçus dans cette thèse avec des VCOs conçus lors d'une thèse déjà soutenue afin de former des synthèses de fréquence à 10 et 20 GHz.

Pour développer un hodoscope de faisceau en hadronthérapie, capable de localiser les ions dans le plan transverse et de les étiqueter en temps avec une précision de 1 nc et un taux de comptage de 100 000 000 HZ, nous avons mené des études de conception d'ASICs (Aplication Specific Integrated Circuits) de lecture à associer à des photomultiplicateurs multi-anode. Un front-end ASIC 16 voies en technologieAMS BiCMOS 0,35 µm a été conçu, fabriqué et testé. Il intégre, sur chaque voie, un convoyeur de courant avec deux sorties en étage d'entrée, et deux étages de sortie séparés qui sont respectivement un comparateur en courant et un préamplificateur de charge. Il réalise à la fois la détection d'évènements et la quantification de signal détecté. L'étude de conception a apporté des performances optimisées sur la dynamique d'entrée, la consommation d'énergie, la rapidité, le bruit. Le fonctionnement du circuit de lecture incorporé dans un système de test a aussi été vérifié par une expérimentation en faisceau. D'autre part, nous avons conçu un ASIC d'étiquetage en temps utilisant la technologie AMS CMOS 0,35 µm. Il est à base d'une boucle à verrouillage de délai analogique avec la mise en oeuvre de la méthode de mesure du "temps de vol", et dispose d'un mode d'entrée d'horloge LVDS (Low Voltage Differential Singaling) et d'une sortie de 5 bits en code Gray. Il fonctionne avec une résolution temporelle de 200 ps selon les résultats de tests. Ces études nous ont permis de lancer un nouveau projet de conception : intégrer sur une puce les fonctions électroniques que nous avons réalisées et validées.

De nouvelles architectures de synthétiseur de fréquence sont proposées basées soit sur la mise en parallèle de boucles (PLL composite), soit la mise en oeuvre d'un comparateur PFD multiphase, soit l'introduction d'un ordre non entier dans le filtre de boucle. A chaque fois, une augmentation sensible de la bande passante est obtenue, permettant en retour une optimisation du bruit de phase du générateur de fréquence.

La logique supraconductrice RSFQ (Rapide Single Flux Quantum) est une solution très attractive pour le <br />traitement des données à très haute fréquence avec une dissipation très faible et des performances nettement <br />supérieures à ce que la technologie CMOS pourra offrir dans la prochaine décennie. La technologie RSFQ <br />en nitrure de niobium (NbN) en cours de développement au CEA-G est basée sur des jonctions Josephson <br />NbN/Ta_{X}N/NbN auto-shuntées qui présentent une fréquence d'oscillation maximum proche du THz jusqu'à <br />10 K. L'objectif de cette recherche a été d'appliquer cette technologie NbN 9K à un CAN (Convertisseur <br />Analogique-Numérique) adaptable aux télécommunications spatiales. Une architecture de type CAN <br />sigma-delta a été étudiée, sur-échantillonnant à 200 GHz de fréquence d'horloge un <br />signal avec une bande de 500 MHz et modulé sur une porteuse de 30 GHz. En particulier une horloge, <br />un comparateur et différents portes <br />logiques ont été étudiés et conçus pour opérer à 200 GHz ainsi qu'un modulateur sigma-delta passe-bande <br />du troisième ordre dont les performances SNR, SFDR, devraient après optimisation satisfaire les objectifs <br />visés. La complexité de l'architecture du filtre de décimation a été analysée. Certains composants de base <br />du filtre, des diviseurs de fréquence et des registres à décalage, ont été étudiés et dessinés, enfin quelques <br />méthodes de test du modulateur sont proposées. Le travail d'implémentation de circuits NbN en technologie <br />multi-niveaux a été traité conduisant à la réalisation complète de deux lots de circuits qui pour des raisons <br />technologiques clarifiées ensuite n'ont pu aboutir au test des portes logique du CAN. Cependant, les marges de <br />fonctionnement des portes logiques NbN ont été déterminées grâce à la caractérisation de jonctions, SQUIDs <br />et de filtres (résonateurs) micro-ondes. Finalement, une étude comparative entre des circuits à jonctions NbN <br />auto-shuntées opérant à 9K en réfrigération allégée et des circuits similaires obtenus en fonderie Nb basés sur <br />des jonctions Nb/AlO_{X}/Nb shuntées en externe opérant à 4K, démontre tous les avantages qu'on peut espérer <br />attendre de la technologie NbN.

L'objectif de ce travail était d'élaborer la brique de base d'un convertisseur analogique numérique supraconducteur à architecture pipeline, fonctionnant à 30GHz de fréquence d'échantillonnage. Ce convertisseur est constitué d'un bloc de N comparateurs disposés en cascade le long d'une ligne de transmission. Chaque étage de comparaison est constitué d'un SQUID rf mutuellement couplé à un tronçon de ligne de transmission. Lorsque le signal à convertir arrive à la hauteur d'un comparateur, il génère un champ magnétique qui induit un courant dans le SQUID rf. Ce courant pourra faire commuter la jonction Josephson du SQUID rf dans certains cas, en fonction des caractéristiques internes de la jonction Josephson du SQUID et de son environnement. La commutation, qui s'accompagne de l'apparition d'une impulsion de tension quantifiée SFQ, a été étudiée de manière théorique et expérimentale en fonction des différents paramètres du problème.

Pour développer un hodoscope de faisceau en hadronthérapie, capable de localiser les ions dans le plan transverse et de les étiqueter en temps avec une précision de 1 nc et un taux de comptage de 100 000 000 HZ, nous avons mené des études de conception d'ASICs (Aplication Specific Integrated Circuits) de lecture à associer à des photomultiplicateurs multi-anode. Un front-end ASIC 16 voies en technologieAMS BiCMOS 0,35 µm a été conçu, fabriqué et testé. Il intégre, sur chaque voie, un convoyeur de courant avec deux sorties en étage d'entrée, et deux étages de sortie séparés qui sont respectivement un comparateur en courant et un préamplificateur de charge. Il réalise à la fois la détection d'évènements et la quantification de signal détecté. L'étude de conception a apporté des performances optimisées sur la dynamique d'entrée, la consommation d'énergie, la rapidité, le bruit. Le fonctionnement du circuit de lecture incorporé dans un système de test a aussi été vérifié par une expérimentation en faisceau. D'autre part, nous avons conçu un ASIC d'étiquetage en temps utilisant la technologie AMS CMOS 0,35 µm. Il est à base d'une boucle à verrouillage de délai analogique avec la mise en oeuvre de la méthode de mesure du "temps de vol", et dispose d'un mode d'entrée d'horloge LVDS (Low Voltage Differential Singaling) et d'une sortie de 5 bits en code Gray. Il fonctionne avec une résolution temporelle de 200 ps selon les résultats de tests. Ces études nous ont permis de lancer un nouveau projet de conception : intégrer sur une puce les fonctions électroniques que nous avons réalisées et validées. / To develop a beam hodoscope in hadrontherapy, able to localize the beam position and to get a time tagging with a accuracy of ~ 1ns at a count rate of 100 000 000 HZ, we have studied and designed read-out ASICs' (Application Specific Intergrated Circuits) to be associated with multi-anode photomultiplier. One of 16-channel front-end ASIC in 0,35 µm AMS BICMOS process ahs been designed, fabraicated and tested. Each channel consists to a current coveyor (with two current outputs) as an input stage, and two separat output stages wich are a current comparator and a charge-sensitive amplifier (CSA) respectively. It performs both signal-event detection and signal charge quantification. The design work includes optimization of circuit performances such as input dynamic range, power dissipation; speed and noise. The circuit has also ben incorporated in a test system and its opration has been verified by beam experimentation. On the other hand, we have also designed another ASIC in a 0.35 µm AMS CMOS process. Itn is based on an analog DLL (Delay Locked Loop) with implementation of the TOF (Time Of Flight) measuring method. It has a LVDS (Low Voltage Differential Signaling) clock input mode and a 5-bit Gray-code output. It operates with 200-ps timing rsolution according to test results. These studies have led us to launch a new design project: integrating the studied and validated electronic functions on a single chip.

Dans un contexte de besoin grandissant en précision dans la mesure des faibles courants pour les instituts nationaux de métrologie, l’industrie, les fabricants d’instruments et la physique fondamentale, l’étude des dispositifs à un électron (SET) capables de générer un courant continu directement proportionnel à une fréquence et la charge élémentaire, couplés à un amplificateur de courant très performant, le comparateur cryogénique de courant (CCC), devient pertinente pour réaliser un étalon quantique de courant. Dans ce contexte, les travaux ont été poursuivis au LNE sur l’étude de nouveaux dispositifs SET et le développement de nouveaux CCC. Durant cette thèse, un montage expérimental a été mis en place afin d’évaluer les performances d’un nouveau CCC, constitué d’une conception originale et de 30 000 tours. Les résultats expérimentaux obtenus sont satisfaisant par rapport aux objectifs fixés, que ce soit en termes de résolution en courant, d’erreurs, de stabilité des mesures et de reproductibilité. Le CCC développé durant la thèse peut donc être utilisé pour quantifier de manière métrologique les dispositifs à un électron. De plus, une modélisation réalisée à partir d’un schéma électrique équivalent a été mis en place afin de simuler le comportement réel du CCC en prenant en compte les aspects magnétiques et électriques mis en jeu. Cette simulation a permis la quantification de l’erreur due aux fuites de courants au travers des capacités parasites entourant les enroulements. Les résultats de la simulation indiquent que cette erreur atteint 10 10 à la fréquence de travail, ce qui est inférieure de deux ordres de grandeurs à l’erreur maximale tolérable : 10-8. Les résultats expérimentaux et de modélisation fournissent de nouveaux éléments d’amélioration de la conception de CCCs de grand gain. Enfin, la modélisation développée, une fois insérée dans une routine d’optimisation, pourra aussi être un outil de conception des CCCs très utile. / In a context of growing need of precision in measuring low currents for national metrology institutes, industry, instrument manufacturers and fundamental physics, study of single-electron tunneling (SET) devices capable of generating a direct current directly proportional to the frequency and the elementary charge, coupled with a high performance current amplifier, the cryogenic current comparator (CCC), becomes relevant to realize a quantum current standard. In this framework, at LNE, study of new SET devices and the development of CCCs continues. In this thesis, an experimental setup was implemented to evaluate the performance of a new CCC, consisting of a new design and 30 000 turns. The experimental results fulfill our goals, whether in terms of current resolution, errors, measurement stability and reproducibility. The CCC developed during the thesis can thus be used to metrologically quantify SET devices. In addition, a model based on an equivalent circuit diagram has been developed to simulate the actual behavior of the CCC, taking into account the magnetic and electrical aspects involved. This simulation allows the quantification of the error due to currents leakage through parasitic capacitances surrounding the windings. Results of the simulation indicate that this error reaches 10 10, which is less, by two orders of magnitude, than the maximum tolerable error: 10 8. Results obtained experimentally and by simulation provide new improvement elements in the design of high ratio CCCs. The developed model, once inserted into an optimization routine, can also be a very useful design tool of CCCs.

L’imagerie constitue un axe majeur de l’exploration de l’univers et de la Terre depuis l’espace, que l’on se trouve dans le domaine du visible ou non. Ainsi dans le domaine spatial, les données sont le plus souvent récupérées par un capteur CCD (Charge-Coupled Device, ou Dispositif à Transfert de Charge (DTC)) qui fournit des tensions analogiques vers un convertisseur analogique-numérique (CAN), dont la sortie sera transmise à une chaîne de traitement, puis envoyée sur terre. Ainsi, les CAN sont des éléments clés dans l’imagerie par satellite. De leur précision et de leur vitesse va dépendre la qualité de la représentativité de la chaîne de signaux binaires. Il est donc crucial de réaliser une conversion de données de grande qualité (vitesse, précision) tout en s’assurant de la résistance du CAN à l’environnement radiatif. L’objectif de cette thèse est d’améliorer la robustesse à l’environnement spatial, tout en optimisant les performances, de plusieurs fonctions élémentaires d’un convertisseur analogique-numérique de type pipeline 14bits,5MS/s, réalisées en technologie XFAB 0,18µm. Les trois fonctions ciblées sont les interrupteurs (notamment la résolution des problèmes liés au phénomène d’injection de charges en environnement spatial), les comparateurs (durcissement) et l’amplificateur à capacités commutées (amélioration du gain par une technique prédictive sans pénaliser la puissance consommée). / Imaging is a major issue in the observation of the Universe and the Earth from space, whether in the visible domain or not. Thus, in the spatial field, data is often gathered by a CCD (charge-Coupled Device) sensor, that supplies analog voltages to an Analog-to-Digital Converter (ADC), which outputs will be delivered to a processing chain, and then sent to earth. Consequently, ADCs are key elements in satellite imaging. Their precision and speed will indeed define the quality and the representativeness of the binary signal. It is then crucial to perform a high quality (speed & precision) conversion of the data, while making sure that the ADC can cope with the harsh irradiative environment. The purpose of this thesis is to improve the robustness to the space environment (hardening), while optimizing the performances, of several elementary devices that compose a 14 bits, 5MS/s pipeline ADC, made with the XFAB 180nm technology. The three targeted functions are the switches (especially the problems linked to coping with the charge injection problems in a space environment), the comparators (hardening) and the switched-capacitor amplifier (gain boosting through a predictive architecture with no penalty on the power consumption).

L'objectif de ce travail était d’élaborer la brique de base d'un convertisseur analogique numérique supraconducteur à architecture pipeline, fonctionnant à 30GHz de fréquence d’échantillonnage. Ce convertisseur est constitué d’un bloc de N comparateurs disposés en cascade le long d’une ligne de transmission. Chaque étage de comparaison est constitué d'un SQUID rf mutuellement couplé à un tronçon de ligne de transmission. Lorsque le signal à convertir arrive à la hauteur d'un comparateur, il génère un champ magnétique qui induit un courant dans le SQUID rf. Ce courant pourra faire commuter la jonction Josephson du SQUID rf dans certains cas, en fonction des caractéristiques internes de la jonction Josephson du SQUID et de son environnement. La commutation, qui s’accompagne de l’apparition d’une impulsion de tension quantifiée SFQ, a été étudiée de manière théorique et expérimentale en fonction des différents paramètres du problème. / Superconductive analogue to digital converters (ADC) generally have speed and power dissipation advantages which should enable their application in telecommunication, medicine, and where an analogue signal (delivered e.g. by a sensor) needs to be digitized for post-processing.We are developing a new concept of analogue to digital converter using high critical temperature (Tc=90K) superconductors and operating at 30GHz; this converter is based an original structure, the pipeline architecture. The principle is to place a cascade of N comparators along a transmission line on which propagates the up-converted analogue signal. The carrier frequency is used in this case as a sampling signal.Each comparator, made with a SQUID loop, produces one bit at the carrier frequency: it codes the input signal by generating or not an RSFQ pulse (respectively "1” or “0"), and passes the residue (attenuated signal) in the following comparator.Here, we present steps for the comparator optimisation and mask design.Besides simulation results, we present the measurements at 30GHz carrier frequency of the comparator designed at low critical temperature (LTS). Finally, we suggest other tools to develop the optimised low critical temperature converter and we proposed the concept of the comparator operating at high critical temperature (HTS).

Dans l'optique d'une modification du système international d'unités (SI), le LNE développe l'expérience du triangle métrologique (ETM). Cette expérience consiste à appliquer la loi d'Ohm à l'aide des effets Hall quantique pour la résistance, Josephson pour la tension et tunnel à un électron (SET) pour le courant. L'objectif est d'augmenter notre connaissance de la cohérence des constantes impliquées dans ces phénomènes.<br />Dans ce cadre, nous nous somme intéressés dans cette thèse à la possibilité d'utiliser les pompes à électrons de type R à 3 jonctions de façon métrologique autour de 10 pA. Notre montage expérimental est conçu afin de mesurer le courant quantifié généré par le dispositif en utilisant un comparateur cryogénique de courants (CCC).<br />Les principaux résultats ont été obtenus avec une pompe fabriquée par la PTB couplée à un CCC connecté en contre-réaction interne, i.e. utilisé comme un amplificateur de courant et ne donnant qu'une valeur relative du courant. Ces expériences ont permis de montrer l'existence de marches de courant jusqu'à environ 16 pA et une stabilité du courant généré par le dispositif sur des temps longs, indépendamment de la fréquence de pompage jusqu'à 100 MHz. Le niveau de bruit blanc est de 10-15 fA/Hz^(1/2) et, après 7 heures de mesure à une fréquence de 100 MHz, une incertitude relative de type A de 4.10^(-6) a été atteinte.<br />La dernière partie de ce travail présente la première réalisation directe de l'ETM. Dans ce cas, le courant généré par la pompe traverse une résistance étalonnée et la tension aux bornes de celle-ci est comparée à la tension délivrée par un réseau Josephson. Les premiers résultats qui sont présentés semblent prometteurs.