Les codes polaires constituent une classe de codes correcteurs d’erreurs inventés récemment qui suscite l’intérêt des chercheurs et des industriels, comme en atteste leur sélection pour le codage des canaux de contrôle dans la prochaine génération de téléphonie mobile (5G). Un des enjeux des futurs réseaux mobiles est la virtualisation des traitements numériques du signal, et en particulier les algorithmes de codage et de décodage. Afin d’améliorer la flexibilité du réseau, ces algorithmes doivent être décrits de manière logicielle et être déployés sur des architectures programmables. Une telle infrastructure de réseau permet de mieux répartir l’effort de calcul sur l’ensemble des noeuds et d’améliorer la coopération entre cellules. Ces techniques ont pour but de réduire la consommation d’énergie, d’augmenter le débit et de diminuer la latence des communications. Les travaux présentés dans ce manuscrit portent sur l’implémentation logicielle des algorithmes de décodage de codes polaires et la conception d’architectures programmables spécialisées pour leur exécution.Une des caractéristiques principales d’une chaîne de communication mobile est l’instabilité du canal de communication. Afin de remédier à cette instabilité, des techniques de modulations et de codages adaptatifs sont utilisées dans les normes de communication.Ces techniques impliquent que les décodeurs supportent une vaste gamme de codes : ils doivent être génériques. La première contribution de ces travaux est l’implémentation logicielle de décodeurs génériques des algorithmes de décodage "à Liste" sur des processeurs à usage général. En plus d’être génériques, les décodeurs proposés sont également flexibles.Ils permettent en effet des compromis entre pouvoir de correction, débit et latence de décodage par la paramétrisation fine des algorithmes. En outre, les débits des décodeurs proposés atteignent les performances de l’état de l’art et, dans certains cas, les dépassent.La deuxième contribution de ces travaux est la proposition d’une nouvelle architecture programmable performante spécialisée dans le décodage de codes polaires. Elle fait partie de la famille des processeurs à jeu d’instructions dédiés à l’application. Un processeur de type RISC à faible consommation en constitue la base. Cette base est ensuite configurée,son jeu d’instructions est étendu et des unités matérielles dédiées lui sont ajoutées. Les simulations montrent que cette architecture atteint des débits et des latences proches des implémentations logicielles de l’état de l’art sur des processeurs à usage général. La consommation énergétique est réduite d’un ordre de grandeur. En effet, lorsque l’on considère le décodage par annulation successive d’un code polaire (1024,512), l’énergie nécessaire par bit décodé est de l’ordre de 10 nJ sur des processeurs à usage général contre 1 nJ sur les processeurs proposés.La troisième contribution de ces travaux est également une architecture de processeur à jeu d’instructions dédié à l’application. Elle se différencie de la précédente par l’utilisation d’une méthodologie de conception alternative. Au lieu d’être basée sur une architecture de type RISC, l’architecture du processeur proposé fait partie de la classe des architectures déclenchées par le transport. Elle est caractérisée par une plus grande modularité qui permet d’améliorer très significativement l’efficacité du processeur. Les débits mesurés sont alors supérieurs à ceux obtenus sur les processeurs à usage général. La consommation énergétique est réduite à environ 0.1 nJ par bit décodé pour un code polaire (1024,512) avec l’algorithme de décodage par annulation successive. Cela correspond à une réduction de deux ordres de grandeur en comparaison de la consommation mesurée sur des processeurs à usage général. / Polar codes are a recently invented class of error-correcting codes that are of interest to both researchers and industry, as evidenced by their selection for the coding of control channels in the next generation of cellular mobile communications (5G). One of the challenges of future mobile networks is the virtualization of digital signal processing, including channel encoding and decoding algorithms. In order to improve network flexibility, these algorithms must be written in software and deployed on programmable architectures.Such a network infrastructure allow dynamic balancing of the computational effort across the network, as well as inter-cell cooperation. These techniques are designed to reduce energy consumption, increase through put and reduce communication latency. The work presented in this manuscript focuses on the software implementation of polar codes decoding algorithms and the design of programmable architectures specialized in their execution.One of the main characteristics of a mobile communication chain is that the state of communication channel changes over time. In order to address issue, adaptive modulationand coding techniques are used in communication standards. These techniques require the decoders to support a wide range of codes : they must be generic. The first contribution of this work is the software implementation of generic decoders for "List" polar decoding algorithms on general purpose processors. In addition to their genericity, the proposed decoders are also flexible. Trade-offs between correction power, throughput and decodinglatency are enabled by fine-tuning the algorithms. In addition, the throughputs of the proposed decoders achieve state-of-the-art performance and, in some cases, exceed it.The second contribution of this work is the proposal of a new high-performance programmable architecture specialized in polar code decoding. It is part of the family of Application Specific Instruction-set Processors (ASIP). The base architecture is a RISC processor. This base architecture is then configured, its instruction set is extended and dedicated hardware units are added. Simulations show that this architecture achieves through puts and latencies close to state-of-the-art software implementations on generalpurpose processors. Energy consumption is reduced by an order of magnitude. The energy required per decoded bit is about 10 nJ on general purpose processors compared to 1nJ on proposed processors when considering the Successive Cancellation (SC) decoding algorithm of a polar code (1024,512).The third contribution of this work is also the design of an ASIP architecture. It differs from the previous one by the use of an alternative design methodology. Instead of being based on a RISC architecture, the proposed processor architecture is part of the classof Transport Triggered Architectures (TTA). It is characterized by a greater modularity that allows to significantly improve the efficiency of the processor. The measured flowrates are then higher than those obtained on general purpose processors. The energy consumption is reduced to about 0.1 nJ per decoded bit for a polar code (1024,512) with the SC decoding algorithm. This corresponds to a reduction of two orders of magnitude compared to the consumption measured on general purpose processors.

Brevisamide was isolated from the red tide dinoflagellate Karenia brevis in 2007. Key features of brevisamide include a substituted tetrahydropyran core and conjugated 3,4-dimethylhepta-2,4-dienal side chain. Total synthesis of brevisamide was highlighted by a stereoselective [4+2]-annulation of a (Z)-crotyl silane to furnish the substituted pyran core and Negishi cross-coupling to construct the conjugated dienal side chain. Successful application of the silane-based annulation methodology provided brevisamide in overall 17 steps and 6.4% overall yield from the known (Z)-crotyl silane. Isatisine A was isolated from the leaf and roots of Isatis indigotica in 2007. Total synthesis of isatisine A commenced with the development of a silyl-directed Mukaiyama-type [3+2]-annulation of an ethoxy allylsilane to construct a tetrahydrofuran core. [3+2]-Annulation reaction of an ethoxy allyl silane with 2-bromocinnamylaldehyde afforded the furan core as a single diastereomer. Further substrate-controlled indole addition and intramolecular copper(I)-mediated amidation provided (+)-isatisine A in overall 12 steps. One-pot Diels-Alder/annulation sequence was developed utilizing a silane-substituted 1,3-diene to give a fused-cyclic scaffold. In this reaction sequence, initial Lewis-acid-promoted Diels-Alder reaction between the silyl-substituted diene and a naphthoquinone constructed an intermediate cyclic allylsilane, and subsequent addition of aldehyde and Lewis acid triggered the annulation to construct a complex cyclic compound with high diastereoselectivity. This one-pot three component reaction sequence allowed for a simple access to various fused-polycyclic compounds, which bear a tetrahydropyran core. Leiodolide A was isolated from the deep-water marine sponge Leiodermatium. Leiodolide A was found to be significantly cytotoxic against HCT-116 human colon carcinoma with IC50 values = 1.4 ug/mL (2.5 uM). Since the natural product leiodolide A was found to comprise less than 0.001% of the dry weight of the sponge, establishing an efficient synthetic method to provide a significant amount of the natural product would be valuable to further biological studies. Our effort to synthesized upper fragment of leiodolide A was conducted through a series of cross-coupling reactions involving Stille coupling. Although proper conditions for the oxidation of (Z)-olefin to introduce the contiguous C15-17 triol system in leiodolide A were not achieved, this synthetic pathway would be useful in the total synthesis of leiodolide A.

No description available.

L'idée d'un texte juridique dépourvu de signification normative peut sembler absurde. Toutefois, dans un contexte d'assouplissement de la technique juridique et de multiplication des énoncés à la vocation incertaine, la normativité de certains textes ou énoncés juridiques est aujourd'hui contestée. Or, en cas de contestation de la normativité d'un texte, c'est aux juridictions et, en particulier, au Conseil constitutionnel et au Conseil d'Etat, qu'il appartient de reconnaître ou d'exclure l'existence d'une norme juridique susceptible d'être contestée ou invoquée. Il s'agit alors, pour le juge, non pas de définir le sens d'une norme mais d'apprécier si, et dans quelle mesure, un énoncé est porteur d'une norme juridique. C'est cette appréciation juridictionnelle de la normativité des textes juridiques qui constitue l'objet de notre étude. Si ce versant du pouvoir d'interprétation juridictionnel n'est pas nouveau, il s'est développé et est devenu plus explicite. L'appréciation de la normativité porte sur les textes contestés ou invoqués et détermine en grande partie leur régime contentieux. Ainsi, l'appréciation juridictionnelle de la normativité des textes juridiques constitue un versant spécifique du pouvoir d'interprétation juridictionnel auquel sont attachées des conséquences propres. Cette appréciation amène les hautes juridictions, d'une part, à opérer une distinction entre des textes ou des énoncés dotés d'une signification normative et des textes ou des énoncés qui en sont dépourvus et, d'autre part, à opérer, au sein même des textes auxquels elles reconnaissent un contenu normatif, une appréciation du degré de normativité sur laquelle repose une modulation des conditions d'exercice du contrôle juridictionnel. / No Abstract

Développer un générateur de signal analogique efficace est un élément clés pour les BIST des circuits analogiques et mixtes afin de produire le stimulus de test approprié, et remplacer les générateurs de signaux externes couteux dans les protocoles de standard de test fonctionnel analogique et mixte. Dans cette optique, nous présentons dans cette thèse des stratégies différentes de génération de signal sinusoïdal, basées sur les techniques d’annulation d’harmonique, pour le design d’un synthétiseur embarqué de signal sinusoïdal à haute fréquence. Les générateurs proposés utilisent des circuits numériques pour produire un ensemble de signaux carrés déphasés. Ces signaux carrés sont pondérés et combinés en appliquant différentes stratégies d’annulation d’harmonique dans un convertisseur numérique-analogique simplifié. Le générateur sélectionné permet d’annuler toutes les harmoniques en dessous de la 11ème. De plus, une simple stratégie de calibration a été conçue pour compenser l’effet de mismatch et de la variation de process de fabrication sur l’efficacité de la technique d’annulation d’harmonique. La simplicité du circuit rend cette approche adaptable pour le BIST des circuits intégrés analogique et mixte. Les modèles comportementaux, les simulations électriques d’un design en 28nm FDSOI et les résultats expérimentaux sont fournis pour valider la fonctionnalité du générateur proposé. Les résultats obtenus montrent des performances du circuit calibré autour de 52dB de SFDR pour un signal généré à 166MHz. / One of the main key points to enable mixed-signal BIST solutions is the development of efficient on-chip analog signal generators that can provide appropriate test stimuli and replace costly external signal generators in standard analog and mixed-signal functional test protocols. In this line, we present in this thesis different sinewave generation strategies based on harmonic cancellation techniques to design a high-frequency on-chip sinusoidal synthetize. The proposed generators employ digital hardware to provide a set of phase-shifted digital square-wave signals. These square-wave signals are scaled and combined using different harmonic cancellation strategies in a simplified current-steering DAC. The selected generator allows the cancellation of all harmonic components up to the eleventh. Additionally, a simple calibration strategy has been devised to compensate the impact of process variations and mismatch on the effectiveness of the harmonic cancellation. The simplicity of the circuitry makes this approach suitable for mixed-signal BIST applications. Electrical simulations of a 28nm FDSOI design and experimental results are provided to validate the functionality of the proposed signal generator. Obtained results show a calibrated performance around 52dB of SFDR for a generated sinusoidal signal at 166 MHz.

L'objectif de cette thèse est d'évaluer l'effet des réductions de la dette extérieure consenties dans le cadre de l'initiative PPTE sur la croissance. Après un rappel, dans le premier chapitre, des spécificités de la dette des PPTE, nous présentons, dans le deuxième chapitre, les caractéristiques de l'Initiative PPTE. Elle vise à rétablir la soutenabilité de la dette et à encourager la lutte contre la pauvreté. L'objectif de croissance n'y est pas explicite. Le troisième chapitre établit un lien entre la soutenabilité et la croissance à travers le modèle de fardeau virtuel. Celui-ci met en exergue l'impact néfaste du surendettement sur l'investissement. Toutefois, deux limites apparaissent. La première tient aux hypothèses du modèle. La seconde est liée à la méthode d'estimation empirique. Le quatrième chapitre aborde une des limites. Nous montrons l'importance des préférences intertemporelles dans la relation dette-investissement, lorsque l'accès aux capitaux est limité. La dette ne nuit à l'investissement qu'en cas de faible préférence pour le lissage. Forte dans les PPTE, elle remet en question l'approche du fardeau virtuel. Pour s'en assurer, nous proposons, dans les deux chapitres suivants, deux études centrées sur les PPTE. Elles confirment l'absence de fardeau virtuel puisque le stock de dette n'influe ni sur l'investissement, ni sur la croissance. Le service de la dette exerce un effet positif ce qui corrobore les conclusions du quatrième chapitre. Une évaluation des premiers résultats des réductions est présentée dans le septième chapitre. Une croissance légèrement plus élevée est observée mais ne découle pas de l'investissement mais d'une meilleure gouvernance.

Pour un malentendant, le déficit auditif peut représenter un handicap majeur tant du point de vue physique que du point de vue social. Pour cette raison, la réhabilitation auditive constitue un champ d'application particulièrement important du traitement du signal audio et ses enjeux dépassent le seul contexte technologique. C'est dans ce cadre, et en particulier dans celui de la réhabilitation auditive par port de prothèses externes, que se situe ce travail de thèse. L'audition étant un sens particulièrement performant et complexe, compenser les pertes auditives des malentendants est une tâche difficile et délicate. En outre, les appareils sont conçus à partir d'éléments miniaturisés de pointe, notamment les micro-processeurs, ce qui impose des contraintes de fonctionnement très strictes. Au cours de nos recherches, nous avons travaillé sur la réalisation d'un module de rehaussement du signal de parole utilisant une technique d'atténuation spectrale à court-terme mise au point par Ephraïm et Malah. A l'issue de ce travail, nous avons proposé d'adapter cette méthode en réalisant l'analyse spectrale selon une échelle en fréquence conforme à notre perception auditive, l'échelle ERB (Equivalent Rectangular Bandwith) qui modélise la résolution fréquentielle des filtres auditifs. Dans un deuxième temps, nous avons étudié le problème de retour acoustique entre les transducteurs de la prothèse. Ce retour acoustique est source d'instabilité pour le système et aboutit fréquemment à la production d'un effet Larsen. Ce type de désagrément est extrêmement gênant et contraint l'audioprothésiste à limiter le gain d'amplification de la prothèse. De ce fait, la réhabilitation auditive ne peut pas être optimale. Pour pallier ce problème, nous proposons d'utiliser une méthode de filtrage adaptatif multi-délais basée sur le LMS (Least Mean Square) et réalisée dans le domaine de la transformée de Hartley. Du fait du retour acoustique, une prothèse auditive est un système électro-acoustique en boucle fermée. Les conditions d'application sont donc contraires aux hypothèses de convergence du LMS. Pour assurer la convergence de l'algorithme de descente de gradient, nous proposons une nouvelle méthode de définition du pas d'adaptation. Afin de vérifier le bon fonctionnement de la méthode proposée dans des conditions réalistes, nous avons mis en place une plate-forme de test en temps-réel basée sur un prototype de prothèses.

Chapter 1: Reaction of benzoaldehyde with wittig agents or isophone to build up conjugate carbon chain, then combined with electron acceptor to furnished the chromophores. The charge-transfer chromophores, which have the first molecular hyperpolarizability

We use stepwise [3+3] annulation to prepare the asymmetric glutarimides, and then establish a new approach to isoquinolone skeleton starting from glutarimides via regioselective nucleophilic addition and ring-closing metathesis reaction. Finally, we applied this method to the synthetic studies toward (¡Ó)-Xylopinine.

We can construct asymmetric glutarimide while using [3+3] annulation.Then we can build substituent group in C6 position after choosing regioselective addition reaction, and then apply it to synthetic studies toward polysubstituted pyridin-2-ones and Vitamin B6 derivatives.