L'ère des technologies CMOS fortement submicroniques et des circuits à hautes performances temporelles et énergétiques exige la réduction de l'impact sur les circuits : de la fluctuation du procédé de fabrication (P), de la tension d'alimentation (V) et de la température (T). Il est donc nécessaire de mettre en place des capteurs ou ring oscillateurs sur puce dédiés à la qualification intrinsèque des circuits intégrés en termes de PVT. Les capteurs seront activés pendant la phase de test des circuits ou pendant leur phase de fonctionnement normal, et les mesures seront converties en données numériques permettant de classifier les performances temporelles et énergétiques du système-sur-puce. Dans ce cadre, la présente thèse en milieu industriel a permis le développement de techniques et d'algorithmes de compensations post-fabrication en réduisant la consommation et/ou augmentant la vitesse du circuit. Précisément, les algorithmes validés au niveau silicium utilisent l'ajustement de la tension d'alimentation pour une compensation à gros-grain, ainsi que l'ajustement de la tension des substrats des transistors NMOS et PMOS pour une compensation à fin-grain. / The new requirement for nanometer CMOS technologies enabling optimal speedand power performances is to increase the integrated circuits' robustness under thefluctuation of the PVT parameters: Process (P), Voltage (V), and Temperature (T). In thisway, identifying the exact process on a die per die basis using on-chip sensors or ringoscillators becomes a necessity. This hardware (sensors) is used to measure the intrinsicperformance of the silicon either during industrial test or while applications are running. Thesensors' data are converted to a digital format in order to classify parts at the manufacturingstage (speed binning). Within this context, the present thesis has focused on the developmentof post-manufacturing compensation algorithms in order to minimise power consumptionand/or maximise speed. More precisely, the algorithms validated at the silicon level combineboth the voltage scaling for large-grain tuning, and the body biasing for fine-grain tuning.

Afin de suivre le rythme effréné des évolutions des systèmes embarqués et des dispositifs portables, il s’avère aujourd’hui indispensable d’optimiser la gestion de l’énergie sans pour autant compromettre la performance et la robustesse des circuits. Dans ce contexte, cette thèse étudie de nouveaux dispositifs de gestion de l’énergie ainsi que leur mise en œuvre, en combinant deux approches: la logique asynchrone et les techniques de polarisation du substrat (Adaptive Body Biasing - ABB). Cette thèse comporte quatre contributions permettant la conception de circuits asynchrones énergétiquement plus efficaces. 1) Une unité arithmétique et logique (UAL) asynchrone quasi insensible aux délais (Quasi Delay Insensitive - QDI) a été conçue et utilisée pour mener une analyse comparative entre systèmes synchrones et asynchrones. Cette étude démontre notamment  la meilleure efficacité énergétique et la plus grande robustesse des circuits asynchrones QDI, surtout lorsqu’ils fonctionnent à basse tension. 2) Une cellule standard a été spécialement développée pour mettre en œuvre nos schémas d’adaptation dynamique du substrat (ABB) qui ajustent la tension de seuil (Vth) des transistors. En outre, cette cellule s’est révélée très utile pour la détection de fautes transitoires causées par des radiations environnementales. Cette cellule est en outre un élément clé pour exploiter la polarisation du substrat, un des intérêts majeurs de la technologie FD-SOI, et d’améliorer la fiabilité du système. 3) Trois stratégies de polarisation de substrat ont été évaluées. Ces stratégies reposent sur la détection automatique de l’activité des circuits asynchrones QDI et de la polarisation de multiples domaines dans le substrat (Body Biasing Domains - BBD). De plus, une méthode pour analyser l’efficacité énergétique des stratégies de polarisation pour les circuits asynchrones QDI a également été proposée dans le cadre de cette thèse. 4) Enfin, un flot de conception de circuits numériques intégrés a été proposé et développé. Ce flot, basé sur des cellules standards, permet d’exploiter des stratégies de polarisation (ABB) avec plusieurs domaines (BBD) en utilisant la cellule standard spécialement développée. Un testchip a été conçu et fabriqué pour valider notre flot de conception et évaluer l’efficacité de la cellule proposée. / Keeping the fast evolving pace of embedded systems of portable devices require ameliorations of power management techniques, without compromising the circuit performance and robustness. In this context, this thesis studies novel energy management schemes, and how to implement them, by using two main design approaches: asynchronous logic and adaptive body biasing (ABB) techniques. Four main contributions have been done, thus enabling the design of more energy efficient asynchronous circuits. 1) We contributed with the design of a Quasi-delay Insensitive (QDI) asynchronous ALU architecture, used in a comparative analysis of asynchronous versus synchronous systems. This first study has demonstrated the energy efficiency and robustness of QDI circuits, especially if operating at low power supply (Vdd ). 2) We proposed a new body built-in cell for implementing ABB schemes by tuning the circuit threshold voltage (Vth) on-the-fly; and detecting short-duration and long-duration transient faults (TF) caused by environmental radiation. The proposed cell is a key building block to fully benefit from body biasing features of the FD-SOI technology while enhancing system’s reliability. 3) We assessed three different ABB strategies - based on automatic activity detection and multiple body-biasing domains (BBDs) - for QDI asynchronous circuits. Furthermore, a methodology for analyzing energy efficiency of ABB strategies in QDI asynchronous circuits is also proposed in this work. 4) We developed a standard cell-based IC design flow to apply ABB strategies with multiple BBDs by using the proposed body built-in cells. A testchip has been designed and fabricated to validate the developed design flow and the efficacy of the body built-in cell.

En physique statistique computationnelle, de bonnes techniques d'échantillonnage sont nécessaires pour obtenir des propriétés macroscopiques à travers des moyennes sur les états microscopiques. La principale difficulté est que ces états microscopiques sont généralement regroupés autour de configurations typiques, et un échantillonnage complet de l'espace configurationnel est donc typiquement très complexe à réaliser. Des techniques ont été proposées pour échantillonner efficacement les états microscopiques dans l'ensemble canonique. Un exemple important de quantités d'intérêt dans un tel cas est l'énergie libre. Le calcul d'énergie libre est très important dans les calculs de dynamique moléculaire, afin d'obtenir une description réduite d'un système physique complexe de grande dimension. La première partie de cette thèse est consacrée à une extension de la méthode adaptative de force biaisante classique (ABF), qui est utilisée pour calculer l'énergie libre associée à la mesure de Boltzmann-Gibbs et une coordonnée de réaction. Le problème de cette méthode est que le gradient approché de l'énergie libre, dit force moyenne, n'est pas un gradient en général. La contribution à ce domaine, présentée dans le chapitre 2, est de projeter la force moyenne estimée sur un gradient en utilisant la décomposition de Helmholtz. Dans la pratique, la nouvelle force gradient est obtenue à partir de la solution d'un problème de Poisson. En utilisant des techniques d'entropie, on étudie le comportement à la limite de l'équation de Fokker-Planck non linéaire associée au processus stochastique. On montre la convergence exponentielle vers l'équilibre de l'énergie libre estimée, avec un taux précis de convergence en fonction des constantes de l'inégalité de Sobolev logarithmiques des mesures canoniques conditionnelles à la coordonnée de réaction. L'intérêt de la méthode d'ABF projetée par rapport à l'approche originale ABF est que la variance de la nouvelle force moyenne est plus petite. On observe que cela implique une convergence plus rapide vers l'équilibre. En outre, la méthode permet d'avoir accès à une estimation de l'énergie libre en tout temps. La deuxième partie (voir le chapitre 3) est consacrée à étudier l'existence locale et globale, l'unicité et la régularité des solutions d'une équation non linéaire de Fokker-Planck associée à la méthode adaptative de force biaisante. Il s'agit d'un problème parabolique semilinéaire avec une non-linéarité non locale. L'équation de Fokker-Planck décrit l'évolution de la densité d'un processus stochastique associé à la méthode adaptative de force biaisante. Le terme non linéaire est non local et est utilisé lors de la simulation afin d'éliminer les caractéristiques métastables de la dynamique. Il est lié à une espérance conditionnelle qui définit la force biaisante. La preuve est basée sur des techniques de semi-groupe pour l'existence locale en temps, ainsi que sur une estimée a priori utilisant une sursolution pour montrer l'existence globale / In computational statistical physics, good sampling techniques are required to obtain macroscopic properties through averages over microscopic states. The main difficulty is that these microscopic states are typically clustered around typical configurations, and a complete sampling of the configurational space is thus in general very complex to achieve. Techniques have been proposed to efficiently sample the microscopic states in the canonical ensemble. An important example of quantities of interest in such a case is the free energy. Free energy computation techniques are very important in molecular dynamics computations, in order to obtain a coarse-grained description of a high-dimensional complex physical system. The first part of this thesis is dedicated to explore an extension of the classical adaptive biasing force (ABF) technique, which is used to compute the free energy associated to the Boltzmann-Gibbs measure and a reaction coordinate function. The problem of this method is that the approximated gradient of the free energy, called biasing force, is not a gradient. The contribution to this field, presented in Chapter 2, is to project the estimated biasing force on a gradient using the Helmholtz decomposition. In practice, the new gradient force is obtained by solving Poisson problem. Using entropy techniques, we study the longtime behavior of the nonlinear Fokker-Planck equation associated with the ABF process. We prove exponential convergence to equilibrium of the estimated free energy, with a precise rate of convergence in terms of the Logarithmic Sobolev inequality constants of the canonical measure conditioned to fixed values of the reaction coordinate. The interest of this projected ABF method compared to the original ABF approach is that the variance of the new biasing force is smaller, which yields quicker convergence to equilibrium. The second part, presented in Chapter 3, is dedicated to study local and global existence, uniqueness and regularity of the mild, Lp and classical solution of a nonlinear Fokker-Planck equation, arising in an adaptive biasing force method for molecular dynamics calculations. The partial differential equation is a semilinear parabolic initial boundary value problem with a nonlocal nonlinearity and periodic boundary conditions on the torus of dimension n, as presented in Chapter 3. The Fokker-Planck equation rules the evolution of the density of a given stochastic process that is a solution to Adaptive biasing force method. The nonlinear term is non local and is used during the simulation in order to remove the metastable features of the dynamics

京都大学 / 0048 / 新制・課程博士 / 博士(情報学) / 甲第20778号 / 情博第658号 / 新制||情報||113(附属図書館) / 京都大学大学院情報学研究科通信情報システム専攻 / (主査)教授 小野寺 秀俊, 教授 佐藤 高史, 教授 黒橋 禎夫 / 学位規則第4条第1項該当 / Doctor of Informatics / Kyoto University / DFAM

Due to continued device dimensions scaling, CMOS transistors in the nanometer regime have resulted in major reliability and variability challenges. Reliability issues such as channel hot electron injection, gate dielectric breakdown, and negative bias temperature instability (NBTI) need to be accounted for in the design of robust RF circuits. In addition, process variations in the nanoscale CMOS transistors are another major concern in today‟s circuits design. An adaptive gate-source biasing scheme to improve the RF circuit reliability is presented in this work. The adaptive method automatically adjusts the gate-source voltage to compensate the reduction in drain current subjected to various device reliability mechanisms. A class-AB RF power amplifier shows that the use of a source resistance makes the power-added efficiency robust against threshold voltage and mobility variations, while the use of a source inductance is more reliable for the input third-order intercept point. A RF power amplifier with adaptive gate biasing is proposed to improve the circuit device reliability degradation and process variation. The performances of the power amplifier with adaptive gate biasing are compared with those of the power amplifier without adaptive gate biasing technique. The adaptive gate biasing makes the power amplifier more resilient to process variations as well as the device aging such as mobility and threshold voltage degradation. Injection locked voltage-controlled oscillators (VCOs) have been examined. The VCOs are implemented using TSMC 0.18 µm mixed-signal CMOS technology. The injection locked oscillators have improved phase noise performance than free running oscillators. iv A differential Clapp-VCO has been designed and fabricated for the evaluation of hot electron reliability. The differential Clapp-VCO is formed using cross-coupled nMOS transistors, on-chip transformers/inductors, and voltage-controlled capacitors. The experimental data demonstrate that the hot carrier damage increases the oscillation frequency and degrades the phase noise of Clapp-VCO. A p-channel transistor only VCO has been designed for low phase noise. The simulation results show that the phase noise degrades after NBTI stress at elevated temperature. This is due to increased interface states after NBTI stress. The process variability has also been evaluated.

No description available.

Au-delà du nœud technologique CMOS BULK 28nm, certaines limites ont été atteintes dans l'amélioration des performances en raison notamment d'une consommation énergétique devenant trop importante. C'est une des raisons pour lesquelles de nouvelles technologies ont été développées, notamment celles basées sur Silicium sur Isolant (SOI). Par ailleurs, la généralisation des architectures complexes de type multi-cœurs, accentue le problème de gestion de la consommation à grain-fin. Les technologies CMOS FD-SOI offrent de nouvelles opportunités pour la gestion de la consommation en permettant d'ajuster, outre les paramètres usuels que sont la tension d'alimentation et la fréquence d'horloge, la tension de body bias. C'est dans ce contexte que ce travail étudie les nouvelles possibilités offertes et explore des solutions innovantes de gestion dynamique de la tension d'alimentation, fréquence d'horloge et tension de body bias afin d'optimiser la consommation énergétique des systèmes sur puce. L'ensemble des paramètres tensions/fréquence permettent une multitude de points de fonctionnement, qui doivent satisfaire des contraintes de fonctionnalité et de performance. Ce travail s'intéresse donc dans un premier temps à une problématique de conception, en proposant une méthode d'optimisation du placement de ces points de fonctionnement. Une solution analytique permettant de maximiser le gain en consommation apporté par l'utilisation de plusieurs points de fonctionnement est proposée. La deuxième contribution importante de cette thèse concerne la gestion dynamique de la tension d'alimentation, de la fréquence et de la tension de body bias, permettant d'optimiser l'efficacité énergétique en se basant sur le concept de convexité. La validation expérimentale des méthodes proposées s'appuie sur des échantillons de circuits réels, et montre des gains en consommation moyens allant jusqu'à 35%. / Beyond 28nm CMOS BULK technology node, some limits have been reached in terms of performance improvements. This is mainly due to the increasing power consumption. This is one of the reasons why new technologies have been developed, including those based on Silicon-On-Insulator (SOI). Moreover, the standardization of complex architectures such as multi-core architectures emphasizes the problem of power management at fine-grain. FD-SOI technologies offer new power management opportunities by adjusting, in addition to the usual parameters such as supply voltage and clock frequency, the body bias voltage. In this context, this work explores new opportunities and searches novel solutions for dynamically manage supply voltage, clock frequency and body bias voltage in order to optimize the power consumption of System on Chip.Adjusting supply voltage, frequency and body bias parameters allows multiple operating points, which must satisfy the constraints of functionality and performance. This work focuses initially at design time, proposing a method to optimize the placement of these operating points. An analytical solution to maximize power savings achieved through the use of several operating points is provided. The second important contribution of this work is a method based on convexity concept to dynamically manage the supply voltage, the frequency and the body bias voltage so as to optimize the energy efficiency. The experimental results based on real circuits show average power savings reaching 35%.

This thesis presents the RF and mechanical design of a metal-to-metal contact RF MEMS switch. Metal-to-metal contact RF MEMS switches are especially preferred in low frequency bands where capacitive switches suffer from isolation due to the limited reactance. Frequency band of operation of the designed switch is from DC to beyond X-band. Measured insertion loss of the structure is less than 0.2 dB, return loss is better than 30 dB, and isolation is better than 20 dB up to 20 GHz. Isolation is greater than 25 dB below 10 GHz. Hence, for wideband applications, this switch offers very low loss and high isolation. Time domain measurement is necessary for the investigation of the dynamic behavior of the devices, determination of the &lsquo / pull in&rsquo / and &lsquo / pull out&rsquo / voltages of the membranes, switching time and power handling of the devices. Also, failure and degradation of the switches can be monitored using the time domain setup. For these purposes a time domain setup is constructed. Moreover, failure mechanisms of the RF MEMS devices are investigated and a power electronic circuitry is constructed for the biasing of RF MEMS switches. Advantage of the biasing circuitry over the direct DC biasing is the multi-shape, high voltage output waveform capability. Lifetimes of the RF MEMS devices are investigated under different bias configurations. Finally, for measurement of complicated RF MEMS structures composed of large number of switches, a bias waveform distribution network is constructed where conventional systems are not adequate because of the high voltage levels. By this way, the necessary instrumentation is completed for controlling a large scale RF MEMS system.

Des spécificités de la technologie SOI partiellement désertée (PD-SOI), comme son gain en vitesse, et l'isolation diélectrique des transistors, sont intéressantes pour la conception d'interfaces entrées/sorties. Toutefois, l'emploi de cette technologie conduit à des phénomènes indésirables tels que l'effet d'histoire, une consommation statique accrue et l'effet d'auto-échauffement. Dans ce travail, une analyse de ces effets a été menée. L'influence de l'auto-échauffement s'est révélée négligeable. Un schéma électrique employant un mécanisme de polarisation active a été proposé afin de supprimer l'effet d'histoire et de contrôler la consommation statique tout en conservant un gain en vitesse. Le circuit de test, en 65nm PDSOI de STMicroelectronics, montre que la solution proposée permet d'améliorer la gigue du temps de propagation lors d'une transmission. La deuxième partie de ce travail s'intéresse à la technologie SOI totalement désertée (FDSOI). Cette dernière apporte un meilleur contrôle électrostatique des transistors et un degré de liberté supplémentaire en conception par le contrôle de leurs tensions de seuil via la face arrière. Dans un premier temps, cette caractéristique a été validée pour les entrées/sorties sur un circuit fabriqué en 28nm FDSOI de STMicroelectronics. Elle a été ensuite exploitée pour la calibration de l'impédance de sortie d'une interface LPDDR2 et la compensation des fluctuations environnementales. La solution proposée dans ce travail tire profit de la modulation par face arrière pour réaliser la calibration durant la transmission, contrairement à l'état de l'art, ce qui a pour effet d'augmenter la bande passante. / The characteristics of Partially-Depleted SOI (PD-SOI) technology, as its speed improvement and the dielectric isolation of the transistors, turn to be interesting for input/output interface. However, using this technology leads to side effects, such as history effect, higher static consumption and self-heating effect. In this work, an analysis of these effects was carried out. Self-heating appears to be negligible. To address the two other effects, a solution with active body control has been proposed in order to suppress the history effect and to reduce the static consumption while keeping the speed improvement. The test chip, processed in PDSOI 65nm from STMicroelectronics, shows that the proposed solution improves the jitter during transmission. The second part of this work involves Fully-Depleted SOI (FD-SOI) technology. This technology brings a better electrostatic control of transistors and an additional degree of freedom for circuit design, thanks to threshold voltage control through back biasing. First, this feature has been validated on input/output circuit processed in FD-SOI 28nm from STMicroelectronics. Then, back biasing has been exploited for output impedance calibration and for environmental fluctuation compensation, based on LPDDR2 standard. The proposed solution in this work takes benefit of the impedance modulation through back biasing in order to perform the calibration during transmission, as opposed to the state-of-the-art techniques. Thus, the overall communication data rate increases.

No description available.