Afin de satisfaire les besoins de l’industrie des technologies nomades en termes d’intégration, la société STMicroelectronics industrialise aujourd’hui des produits présentant une densité capacitive de 30 nF/mm2. Cette densité capacitive importante est obtenue grâce à l’intégration de matériaux à haute permittivité. Il s’agit précisément d’oxydes de titanate zirconate de plomb ou PZT. L’intégration d’une plus forte densité capacitive, par réduction de l’épaisseur du matériau diélectrique, entraîne des risques de claquage prématurés sous champ électrique. Pour améliorer la fiabilité des condensateurs PZT, nous avons caractérisé les mécanismes de défaillance des films minces PZT sous contraintes, ce qui nous a permis d’élaborer un scénario de dégradation par percolation de défauts générés pendant le processus de claquage des condensateurs, et impliquant également l’ensemble des défauts, issus des différentes étapes de fabrication, présents dans le matériau PZT. / In order to satisfy the integration increasingly needs, STMicroelectronics Company industrializes products today having a capacitive density equal to 30 nF/mm2. This important capacitive density is obtained thanks to the integration high permittivity materials. Namely lead zirconate titanate oxides or PZT. The integration of a higher capacitive density, by reduction thickness of dielectric material, involves risks of premature breakdown under an applied electric field. To improve the reliability of PZT capacitors, we characterized failure mechanisms of PZT thin films under constant voltage stress. This work led to the build up of a degradation scenario by percolation of defects. These defects are either created during manufacturing steps or generated during capacitors breakdown process.

Cette étude porte sur l'intégration hybride de transistors à un électron (single-electron transistor, SET) dans un noeud technologique CMOS. Les SETs présentent de forts potentiels, en particulier en termes d'économies d'énergies, mais ne peuvent complètement remplacer le CMOS dans les circuits électriques. Cependant, la combinaison des composants SETs et MOS permet de pallier à ce problème, ouvrant la voie à des circuits à très faible puissance dissipée, et à haute densité d'intégration. Cette thèse se propose d'employer pour la réalisation de SETs dans le back-end-of-line (BEOL), c'est-à-dire dans l'oxyde encapsulant les CMOS, le procédé de fabrication nanodamascène, mis au point par C. Dubuc. Les avantages de ce procédé sont triples : capacité de créer des dispositifs SETs à large marge d'opération, répétabilité élevée, et compatibilité potentielle avec une fabrication en BEOL. Ce dernier point est particulièrement important. En effet, il ouvre la voie à la fabrication de nombreuses couches de SETs empilées les unes sur les autres et formant ainsi des circuits 3D, réalisées au-dessus d'une couche de CMOS. Ceci permettrait d'apporter une forte valeur ajoutée aux plaques de CMOS existantes. On présentera les réalisations obtenues par une adaptation du procédé nanodamascène à une fabrication en BEOL, en mettant en avant les limites rencontrées, et les perspectives d'améliorations. Des caractérisations électriques des dispositifs seront aussi présentées. Elles démontrent la fonctionnalité des dispositifs créés, et valident le transfert avec succès de la méthode nanodamascène à une fabrication en BEOL. Elles ont aussi permis d'identifier la présence d'un nombre élevé de pièges au coeur des dispositifs fabriqués. L'étude du potentiel des SETs fabriqués pour la réalisation de circuits hybride SET-CMOS a été faite au travers de simulations. D a ainsi été possible d'identifier les pistes à privilégier pour les réalisations futures de circuits hybrides.

Les travaux de recherche de ce manuscrit s’inscrivent dans le cadre d’une coopération scientifique avec la société STMicroelectronics de Tours concernant les interconnexions des prochaines générations de circuits intégrés. L’intégration de nanotubes de carbone comme connecteurs en microélectronique de puissance, limiterait sévèrement les effets d’échauffements dans les empilements de puces, permettant une meilleure dissipation de la chaleur. Ce travail de thèse avait pour objectif de déterminer un procédé de croissance reproductible de nanotubes de carbone d’au moins 20 dm de long, en tapis perpendiculaire au substrat, peu pollué par du carbone amorphe afin de réaliser un véhicule test permettant de mesurer les propriétés thermiques et électriques du tapis de nanotubes obtenu. Le dispositif expérimental présenté utilise l’ablation laser pour le dépôt de catalyseur (fer) la méthode de CVD assistée par plasma radiofréquence d’éthylène et d’hydrogène pour la croissance de nanotubes de carbone. Des conditions optimales d’obtention des tapis répondant aux critères de réalisation des démonstrateurs, ont été définies à la suite d’une étude paramétrée. Pour les mesures électriques, des plots d’or servant d’électrodes, sont déposés sur les tapis de nanotubes. Lors des tests électriques 4 pointes sur le démonstrateur réalisé, le comportement ohmique des tapis de nanotubes a été mis en évidence. Une puissance de 300 mW/mm2 est déposée sur les plots sans aucun dommage pour les nanotubes, et une résistivité de l’ordre de 10-3 L.m a été estimée. Pour les tests thermiques, une couche mince de titane absorbant l’énergie d’un faisceau laser UV pulsé représentant la source de chaleur, est déposée sur le tapis de nanotubes. Des valeurs de conductivité thermique apparente de 200 – 300 W/m/K et intrinsèque de 660W/m/K ont été déterminées par méthode de pyrométrie infrarouge résolue en temps. / This manuscript presents the research work done in the frame of scientific cooperation with the company STMicroelectronics in Tours concerning the interconnections for the next generation of integrated circuits. The integration of connectors based on carbon nanotubes in microelectronic would severely limits the effects of overheating in the stacks of chips, allowing a better heat dissipation. The aim of this PHD work was the determination of a reproducible carbon nanotubes carpet growth process at least 20 dm long, perpendicular to the substrate, slightly polluted by amorphous carbon in order to achieve a test vehicle for measuring thermal and electrical properties of carbon nanotubes carpet. The experimental device combines laser ablation process for the deposit of catalyst (iron) and RF plasma Enhanced CVD method with a mixture of ethylene and hydrogen gases for the growth of carbon nanotubes. Optimal conditions for obtaining carpet criteria for test vehicle realization have been defined from a parameterized study. For electrical measurements, gold layers as electrodes are deposited on nanotube carpets. Four probes electrical test is achieved and an ohmic behaviour of nanotube carpet is evidenced. A power of 300 mW/mm2 is deposited without any damage for the nanotubes and the carpet resistivity is estimated to be 2,99.10-3 L.m. For thermal testing, a titanium thin film is deposited on the carpet in order to absorb the UV pulsed laser beam representing the heating source. An apparent thermal conductivity value of 200 - 300 W/m/K and an intrinsic value of 660W/m/K were determined by time resolved infrared pyrometry method.

Ce mémoire de maîtrise présente le développement d'une technologie NMOS utilisée en enseignement au 1er et 2e cycle et comme preuve de concepts en recherche à l'Université de Sherbrooke. Le développement est basé sur la technologie JOPE à 6 masques utilisée en enseignement depuis les années 90. Le but de ce projet est d'optimiser ce procédé pour augmenter la reproductibilité des circuits et la densité d'intégration. Les problèmes de JOPE sont une forte résistivité de couche du polySi, une grande résistivité des contacts aluminium/polySi et aluminium/zone active ainsi qu'une grande fluctuation de la tension de seuil des transistors. Le procédé de fabrication JOPE a été optimisé pour créer JOPE2 afin d'améliorer les propriétés physiques des composantes et atteindre les objectifs fixés. Des circuits ont été fabriqués contenant des structures de caractérisations et des circuits numériques et analogiques conçus avec une règle de longueur de grille minimale de 2 [micro]m. La résistivité du polySi de JOPE2 est diminuée d'un facteur 5 en augmentant la température de déposition de la couche par LPCVD et en ajoutant une implantation ionique dédiée en plus de celle déjà prévue avec le procédé autoaligné pour les sources/drains. De cette façon, la résistivité des contacts aluminium à polySi est diminuée d'un facteur 10. La résistivité des contacts aluminium à zone active est diminuée d'un facteur 20 en augmentant la dose d'implantation ionique des sources/drains. JOPE2, tout comme JOPE, présente une variation importante de la tension de seuil causée par les charges d'interfaces Si/SiO[indice inférieur 2] et la variation de la résistivité du substrat utilisée (1 à 10 [oméga]-cm). Le faible rendement du procédé, évalué à 47 %, est causé par la faible stabilité des contacts, la grande densité de défauts et les limitations en ce qui a trait à l'alignement des masques. Pour faire suite à ce projet, un procédé NMOS à 3 [micro]m est recommandé afin d'augmenter le rendement en diminuant l'impact des défauts, améliorant la stabilité des contacts et en augmentant la qualité de l'alignement. De plus, pour augmenter la stabilité de la tension de seuil il est recommandé d'utiliser des tranches hautes résistivité. Le procédé recommandé devrait permettre de fabriquer des circuits complexes basés sur des transistors NMOS avec un rendement de 80 %.

Ce travail porte sur le développement d'un procédé de fabrication de transistor monoélectronique {single-electron transistor, SET). II dresse un portrait de l'état de l’art actuel et met en lumière un manque dramatique de marge d'opération dans le fonctionnement de ces dispositifs. Cette problématique est présentée comme une des limites majeures aux espoirs de développement commercial de cette technologie. La thèse propose d'aller chercher la marge de manoeuvre manquante par un procédé de fabrication qui exploite le contrôle des dimensions verticales des dispositifs. Les résultats montreront que si les approches actuelles 2D semblent avoir atteint leurs limites physiques, l'approche 3D permet d'accéder à des températures d'opération encore insoupçonnées jusqu'à présent. L'impact est important, puisqu'une analyse de la thèse conclura que, même en tenant compte des pires fluctuations du procédé de fabrication, les SETs issus du concept 3D conservent une marge d'opération appréciable. La gamme de température d'opération obtenue est semblable aux transistors à effet de champ conventionnels (field effect transistor, FET) et on peut penser qu'il serait ainsi possible d'utiliser les deux technologies simultanément sur un même substrat afin de créer de nouvelles fonctionnalités issues de cette technologie hybride SET/FET.

Cette étude est consacrée au développement d'une pile à combustible à oxyde solide (SOFC) de type monochambre. Contrairement à une pile SOFC conventionnelle, le système monochambre fonctionne dans un mélange de gaz hydrocarbure/air ce qui permet de s'affranchir des contraintes d'étanchéités. Le principe de fonctionnement est basé sur la différence d'activité catalytique entre l'anode et la cathode : l'anode doit être sélective à l'oxydation des hydrocarbures et la cathode à la réduction de l'oxygène. La configuration monochambre implique cependant de nouvelles contraintes concernant notamment la stabilité des matériaux sous mélange hydrocarbure/air à haute température.L'objectif de cette thèse est d'optimiser les performances d'une pile monochambre fonctionnant sous mélange méthane/oxygène et d'améliorer la compréhension de ce système.Les différents éléments d'une pile (électrolyte, cathode, anode) ont été caractérisés sous mélange méthane/oxygène. Quatre matériaux de cathodes (LSM, BSCF, SSC, LSCF) ont été comparés au niveau de leur activité catalytique, stabilité, conductivité électrique et résistance de polarisation. Une étude catalytique de l'anode a été réalisée afin d'identifier les réactions chimiques qui se produisent. Une étude de pile complète en géométrie électrolyte support a permis de sélectionner le matériau de cathode LSCF. Cette étude a également mis en évidence la nécessité de diminuer l'épaisseur de l'électrolyte, la géométrie anode support a donc été étudiée. La première pile anode support a présentée une anode inhomogène et un électrolyte poreux. Des travaux ont été menés afin d'homogénéiser l'anode et de diminuer la porosité de l'électrolyte. En optimisant les conditions de fonctionnement (température et rapport CH4/O2), une densité de puissance maximale de 160 mW.cm-2 a été obtenue.

Cette thèse portait sur la caractérisation électrique et optique de nouveaux matériaux à base d'alliages III-N pour l’optoélectronique et la mise en œuvre de procédés de réalisation des contacts ohmiques et Schottky sur ces alliages. Le premier volet de cette thèse de concernait la maîtrise des contacts métalliques, particulièrement délicate dans le cas de ces matériaux à large bande interdite où il faut optimiser les prétraitements de surface, la métallisation multicouches et les procédés de recuit. Nous avons développé des procédés à relativement basse température (entre 200°C et 500°C) et étudié l'influence du prétraitement chimique et des paramètres du recuit et on a pu trouver des conditions permettant d'obtenir des contacts Ti/Al avec une excellente ohmicité et des contacts Schottky Au et Pt avec des paramètres de conduction permettant de réaliser des dispositifs fonctionnels. Le second volet de cette thèse concernait l'étude des propriétés électroniques et structurales de l'alliage BGaN, nouveau matériau élaboré au laboratoire par MOVPE. La caractérisation électrique a montré pour la première fois une augmentation drastique de la résistivité associée à une diminution de la concentration des porteurs libres lorsqu'on augmente la composition de bore dans BGaN. Grâce à des mesures de la résistivité du BGaN en fonction de la température et en utilisant un modèle qui prend en compte l'ensemble des interactions, cette augmentation de la résistivité a été discutée et interprétée en terme de compensation des dopants résiduels. En outre une très intéressante corrélation a pu être effectuée avec les résultats de la spectroscopie Raman via le couplage phonon-plasmon / This thesis work concerns the electrical and optical characterization of new III-N nitride alloys for optoelectronics and the optimization of ohmic and Schottky contacts on these materials. The first part of this thesis was related to the realization of metallic contacts, particularly difficult for these high bandgap materials, by the optimization of the surface treatment, multi-layer metallization and thermal annealing. We developed annealing processes at relatively low temperature (between 200°C and 500°C) and studied the effect of the chemical treatment and annealing in order to find the optimal conditions for ohmic contacts. We obtained for instance Ti/Al contacts with an excellent ohmicity and used Pt to process Schottky functional diodes. The second part of this thesis was related to the study of the electronic and structural properties of the new BGaN alloy grown by MOVPE in our laboratory. The electric characterization showed for the first time a dramatic increase in the resistivity associated to the decrease of the free carriers’ concentration when the composition of boron in BGaN increases. The variation of the resistivity in BGaN with respect to the temperature was analyzed by using a theoretical model which takes into account the free carriers’ interaction with impurities and phonons and the variation of resistivity with boron in BGaN was discussed in this framework and linked to a compensation phenomenon of the residual dopants. On the other hand a very interesting correlation was carried out between Raman and electrical results through the phonon-plasmon coupling

Les travaux de these s’inscrivent dans le cadre de deux projets: ReAGaN et ExtremeGaN avec des industriels (UMS, Serma Technologies, Thales TRT) et des laboratoires derecherche (LEPMI, LAAS et l’université de Bristol).Les deux technologies GaN (GH50 et GH25) étudiées dans cette thèse sont fournies parla société United Monolithic Semiconductors (UMS) et elles ont été qualifiées durant cettethèse. Plusieurs composants ont subi des tests de vieillissement accéléré en températureréalisés par UMS, ensuite une campagne de caractérisation électrique approfondie a étéréalisée au laboratoire IMS afin d’étudier les effets parasites et les mécanismes de dégradationqui limitent la fiabilté de cette filière.Le premier chapitre traite les bases du transistor HEMT à base de GaN. Les avantagesdu matériau nitrure de gallium ainsi que les substrats adaptés au HEMT à base de GaN sontprésentés. Une brève description du marché europeen des composants GaN est donnée.Ensuite, la structure ainsi que le fonctionnement du HEMT AlGaN/GaN sont décrit ainsi queles deux technologies d’UMS.Le deuxième chapitre présente les tests de vieillissement utilisés pour l’analyse defiabilité. Ensuite, un état de l’art des effets parasites et des mécanismes de dégradation desHEMTs AlGaN/GaN est donné. Le projet ReAGaN est décrit et les différentes techniques decaractérisation utilisées durant les travaux de cette thèse sont présentées.Le troisième chapitre est divisé en quatre études de cas ; les trois premières sont dans lecadre du projet ReAGaN et la quatrième dans le cadre du projet Extreme GaN. Dans lapremière étude de cas, les mécanismes de conduction qui augmentent les courants de fuitesdes HEMTs AlGaN/GaN issus de la technologie GH50 ont été étudiés. La deuxième étude decas est dédiée à l’étude d’un effet parasite électrique qui apparait après un vieillissementaccéléré en température sur la caractéristique de la diode Schottky en polarisation directe.Dans la troisième étude de cas, l’influence de la variation de la fraction molaire des HEMTsAlGaN/GaN sur les paramètres électriques a été analysée. La dernière étude de cas consiste enla détermination des limites de fonctionnement et l’aire de sécurité de la technologie GH25d’UMS en réalisant les mesures des lieux de claquage en mode diode et en mode transistor. / This thesis is in the framework of two projects: ReAGaN and Extreme GaN withindustrials (UMS, Serma Technologies, Thales TRT) and academics (LEPMI, LAAS andUniversity of Bristol).The studied AlGaN/GaN HEMTs are provided by the society United MonolithicSemiconductors (UMS) from the GH50 and GH25 GaN processes that were qualified duringthis thesis. Many devices were submitted to high temperature accelerated life tests by UMSand characterized at IMS laboratory to study the parasitic effects and degradationsmechanisms that are limiting the electrical reliability of GaN based HEMTs technology.The first chapter gives an overview of the basics of GaN based high electron mobilitytransistors (HEMTs). Gallium Nitride material features are reviewed as well as substratessuited for GaN based devices. GaN market in Europe and the main industrial actors are listed.Furthermore, the structure and operation of GaN based HEMTs are described. In the last part,the two UMS GaN processes are described.The second chapter presents the life tests that are used for reliability studies. State of theart of parasitic effects and degradation mechanisms of AlGaN/GaN HEMTs is given.Furthermore, the ReAGaN project in which the main part of this thesis is involved isdescribed. The electrical characterization techniques used at IMS during this thesis arepresented.The third chapter is divided into four case studies; three case studies are in theframework of ReAGaN project and the fourth one in the Extreme GaN project. In the firstcase study, we investigate the conduction mechanisms inducing the leakage current inAlGaN/GaN HEMTs issued from GH50 process. The second case study is dedicated to thestudy of an electrical parasitic effect that appears on the Schottky diode forward characteristicafter temperature accelerated life tests. In the third case study, we study the influence of Almole fraction on the DC electrical parameters of AlGaN/GaN HEMTs. The last case studyconsists in the determination of the limits and safe operating area (SOA) of UMS GH25 GaNHEMTs by carrying out the two and three terminal breakdown voltages measurements.

Nous avons étudié un procédé de dépôt par décharge à barrière diélectrique à la pression atmosphérique, pour l'obtention de films organosiliciés contenant des fonctions amine. Nous avons étudié l'effet du régime dans lequel opère la décharge sur la production de certaines espèces, telles que CN et CN2. En couplant ces résultats à l'analyse des films réalisés, nous avons pu mettre en évidence le fait que dans un régime filamentaire, le précurseur est fragmenté de manière plus importante. En particulier, les liaisons Si-CH3 sont détruites. Cependant, la quantité d'azote introduite dans le film, qui dépend pour beaucoup de celle de carbone, est plus importante dans le cas d'une décharge de Townsend, et le taux de fonctions amines est plus important. Le taux d'azote dépend également de la nature du substrat. La quantité d'azote introduite dans les films est en effet supérieure dans le cas d'un dépôt sur verre. Aucune explication n'a cependant été apportée à ce phénomène. Des cratères son également apparu dans les films obtenus sur cuivre en régime filamentaire.

L'intégration de diélectriques High- k dans les empilements de grille des transistors a fait naître des problèmes de fiabilité complexes. A cela vient s'ajouter, en vue des technologies sub-32nm planaires, de nouvelles problématiques liées à l'utilisation de substrats silicium sur isolant complètement désertés FDSOI. En effet, l'intégration d'un oxyde enterré sous le film de silicium va modifier électrostatique de la structure et faire apparaître une nouvelle interface Si/SiO2 sujette à d'éventuelles dégradations. Ce manuscrit présente différentes méthodes de caractérisation électrique ainsi que différentes études de fiabilité des dispositifs FDSOI intégrants des empilements High- /grille métallique. Dans un premier temps, une étude complète du couplage électrostatique dans des structures FDSOI est réalisée, permettant de mieux appréhender l'effet d'une tension en face arrière sur les caractéristiques électriques des dispositifs. Différentes méthodes de caractérisation des pièges d'interface sont ensuite présentées et adaptées, lorsque possible, au cas spécifique du FDSOI, où les défauts entre le film de silicium et l'oxyde enterré doivent être pris en compte. Enfin, différentes études de fiabilité sont présentées, des phénomènes de PBTI et de NBTI sur des dispositifs à canaux longs aux phénomènes propres aux dispositifs de petite dimension, tels que l'impact des porteurs chauds dans des structures FDSOI à film ultra fins et les effets d'augmentation de tension de seuil lorsque les largeurs de grille diminuent.