Nous avons étudié un procédé de dépôt par décharge à barrière diélectrique à la pression atmosphérique, pour l'obtention de films organosiliciés contenant des fonctions amine. Nous avons étudié l'effet du régime dans lequel opère la décharge sur la production de certaines espèces, telles que CN et CN2. En couplant ces résultats à l'analyse des films réalisés, nous avons pu mettre en évidence le fait que dans un régime filamentaire, le précurseur est fragmenté de manière plus importante. En particulier, les liaisons Si-CH3 sont détruites. Cependant, la quantité d'azote introduite dans le film, qui dépend pour beaucoup de celle de carbone, est plus importante dans le cas d'une décharge de Townsend, et le taux de fonctions amines est plus important. Le taux d'azote dépend également de la nature du substrat. La quantité d'azote introduite dans les films est en effet supérieure dans le cas d'un dépôt sur verre. Aucune explication n'a cependant été apportée à ce phénomène. Des cratères son également apparu dans les films obtenus sur cuivre en régime filamentaire.

La thèse de Giovanni BETTI BENEVENTI portes sur la caractérisation électrique et la modélisationphysique de dispositifs de mémoire non-volatile à changement de phase. Cette thèse a été effectuée dans le cadre d'une cotutelle avec l'Università degli Studi di Modena e Reggio Emilia (Italie).Le manuscrit en anglais comporte quatre chapitres précédés d'une introduction et terminés par uneconclusion générale.Le premier chapitre présent un résumé concernant l'état de l'art des mémoires a changement de phase. Le deuxième chapitre est consacré aux résultats de caractérisation matériau et électrique obtenus sur déposition blanket et dispositifs de mémoire à changement de phase (PCM) basées sur le nouveau matériau GeTe dopé carbone (GeTeC).Le chapitre trois s'intéresse à l'implémentation et à la caractérisation expérimentale d'un setup demesure de bruit a basse fréquence sur dispositifs électroniques a deux terminaux développé auxlaboratoires de l'Università degli Studi di Modena e Reggio Emilia en Italie.Enfin, dans le dernier chapitre est présentée une analyse rigoureuse de l'effet d'auto-chauffage Joulesur la caractéristique I-V des mémoires a changement de phase intégrant le matériau dans la phase polycristalline.

L'utilisation directe d'hydrogène comme vecteur énergétique pour des applications embarquées doit actuellement faire face à l'absence d'infrastructure de distribution et à des difficultés technologiques liées au problème du stockage de l'hydrogène. Une étape transitoire possible avant le passage à une économie " direct hydrogène " consiste à produire l'hydrogène à bord du véhicule à partir des carburants automobiles traditionnels. Le reformage assisté par plasma hors équilibre constitue une alternative au reformage catalytique qui, bien que largement utilisé à l'échelle industrielle, reste peu adapté aux contraintes des systèmes embarqués. Ce travail s'inscrit dans le cadre de recherches menées depuis une quinzaine d'années par le Centre Energétique et Procédés de l'Ecole des Mines de Paris, dans le domaine de la conversion d'hydrocarbures par voie plasma. Il a conduit à la réalisation et à la caractérisation d'un banc d'essai de reformage assisté par plasma hors équilibre. Le développement du dispositif expérimental, constitué d'une torche plasma et de son alimentation électrique, s'est appuyé sur la mise au point de deux types de générateurs : un générateur conventionnel basé sur un transformateur haute tension et un générateur électronique original de type convertisseur à résonance qui permet le contrôle continu du courant de décharge dans des conditions de haute tension-faible courant. La caractérisation électrique du système convertisseur / torche plasma, en fonctionnement non réactif à l'air, a permis de distinguer différents régimes de décharge fortement dépendants des régimes thermiques et des paramètres d'écoulement du gaz. La modélisation du reformage de l'octane a montré, au travers d'une étude thermodynamique et d'une étude cinétique basée sur trois approches de complexité croissante, l'influence des principaux paramètres opératoires et a permis de mettre en évidence le rôle du plasma sur les réactions de reformage. Les résultats expérimentaux, en accord avec les résultats théoriques obtenus, ont été comparés aux résultats issus de la littérature. Dans une dernière partie, l'utilisation d'un procédé de reformage plasma comme composant du système global : reformeur / pile à combustible a été étudiée et quelques perspectives d'évolution de la technologie plasma ont été présentées.

Les propriétés électriques et physiques de structures à faible dimensionalité ont été étudiées pour des applications dans des domaines divers comme l'électronique, les capteurs. La mesure du bruit bruit à basse fréquence est un outil très utile pour obtenir des informations relatives à la dynamique des porteurs, au piègeage des charges ou aux mécanismes de collision. Dans cette thèse, le transport électronique et le bruit basse fréquence mesurés dans des structures à faible dimensionnalité comme les dispositifs multi-grilles (FinFET, JLT...), les nanofils 3D en Si/SiGe, les nanotubes de carbone ou à base de graphène sont présentés. Pour les approches " top-down " et " bottom-up ", l'impact du bruit est analysé en fonction de la dimensionalité, du type de conduction (volume vs surface), de la contrainte mécanique et de la présence de jonction metal-semiconducteur.

Selon la feuille de route des industriels de la microélectronique (ITRS), la dimension critiqueminimum des MOSFET en 2026 ne devrait être que de 6 nm [1]. La miniaturisation du CMOS reposeessentiellement sur deux approches, à savoir la réduction des dimensions géométriques physiques etdes dimensions équivalentes. La réduction géométrique des dimensions conduit à la diminution desdimensions critiques selon la " loi " de Moore, qui définit les tendances de l'industrie dessemiconducteurs. Comme la taille des dispositifs est réduite de façon importante, davantage d'effortssont consentis pour maintenir les performances des composants en dépit des effets de canaux courts,des fluctuations induites par le nombre de dopants.... [2-4]. D'autre part, la réduction des dimensionséquivalentes devient de plus en plus importante de nos jours et de nouvelles solutions pour laminiaturisation reposant sur la conception et les procédés technologiques sont nécessaires. Pour cela,des solutions nouvelles sont nécessaires, en termes de matériaux, d'architectures de composants et detechnologies, afin d'atteindre les critères requis pour la faible consommation et les nouvellesfonctionnalités pour les composants futurs ("More than Moore" et "Beyond CMOS"). A titred'exemple, les transistors à film mince (TFT) sont des dispositifs prometteurs pour les circuitsélectroniques flexibles et transparents.

La réduction des dimensions des transistors à effet de champ MOS a depuis quelques années ralenti à cause de l'émergence de facteurs parasites tels que la résistance d'accès. En effet, la miniaturisation du canal s'est accompagnée par une diminution de sa résistance tandis que celle des zones d'accès à la frontière avec le canal est restée constante ou a augmenté. L'objectif de cette thèse a été de mettre en place une méthodologie de caractérisation électrique prenant en compte cette composante parasite longtemps considérée négligeable dans le milieu industriel.Dans un premier chapitre, le fonctionnement de la technologie CMOS et la spécificité de son adaptation FD-SOI sont d'abord présentées. La deuxième moitié du chapitre est quant à elle consacrée à l'état de l'art de la caractérisation électrique et de leur position vis-à-vis de la résistance d'accès.Le second chapitre présente une nouvelle méthode d'extraction des composantes parasites résistives et capacitives à l'aide de transistors de longueurs proches. Les résultats obtenus sont ensuite comparés aux modèles existants. De ces derniers, un nouveau modèle plus physiquement pertinent est proposé en fin de chapitre.Le troisième chapitre expose une nouvelle méthode de caractérisation électrique basée sur la fonction Y qui permet une analyse du comportement d'un transistor sur l'ensemble de son régime de fonctionnement. Cette nouvelle méthode est ensuite combinée à celle développée dans le chapitre 2 pour assembler un protocole expérimentale permettant de corriger et d'analyser l'impact des résistances d'accès sur les courbes de courant et les paramètres électriques.Finalement, le dernier chapitre applique la méthodologie vue dans la chapitre précédent à l'étude du désappariement stochastique des transistors. Les résultats obtenus sont ensuite comparés aux méthodes en vigueur dans les domaines industriel et académique qui présentent chacune leurs avantages et leurs inconvénients. La nouvelle méthode ainsi proposée tente de garder le meilleur de chacune de ces dernières. / The reduction of the dimensions of field effect MOS transistors has slowed down during the last years due to the increasing importance of parasitic factors such as access resistance. As a matter of fact, channel miniaturisation was accompanied by a reduction of its intrinsic resistance while that of the access region at the frontier with the channnel stayed constant or increased. The goal of this thesis was to set a new electrical characterization method to take into account this parasitic component long considered negligible in by industrials.In the first chapter, CMOS technologies working and its FD-SOI adaptation specificities are presented. The second half of the chapter deals with the state of the art of electrical characterization and their hypothesis about access resistance.The second chapter present a new resistive and capacitive parasitic components extraction method using transistors of close channel length. The results are then compared to existing models from which, a new one more physically accurate is proposed.The third chapter expose a new electrical characterization method based on Y function allowing the analyze of transistor behavior on the whole working regime. This new method is then combined with the one developped in the previous chapter to build a new experimental protocol to correct and analyze the impact of access resistances on current curves and parameters.Finally, the last chapter apply this new methodology to the case of stochastic mismatch between transistors. The results are then compared to the methods used by industrials and academics, each of them having their own pros and cons. The new method proposed tries to keep the best of both previous one.

La production d'énergie photovoltaïque est une option d'avenir pour répondre au développement économique de notre société tout en réduisant notre impact sur l'environnement. Mais pour devenir compétitive, cette filière doit améliorer le rendement des cellules solaires. Une technologie d'avenir consiste à combiner différents matériaux via une croissance par épitaxie et l'usage du collage direct. Cette thèse, financée par SOITEC, vise au développement du collage d'arseniure de gallium (GaAs) sur le phosphure d'indium (InP) pour la cellule SmartCell. L'objectif est d'optimiser son comportement électrique via un modèle numérique prenant en compte son état physico-chimique. Nous présentons d'abord un ensemble d'outils de caractérisations électriques pour réaliser une mesure I(V) précises de l'interface de collage. En fonction des cas, nous détaillons des contacts métalliques adaptés pour améliorer cette caractérisation. Une étude détaillée de l'hétérostructure GaAs/InP et des homostructures GaAs/GaAs et InP/InP amène ensuite à une compréhension de leur mécanisme de collage. Après recuit thermique, le procédé de collage hydrophile engendre des oxydes d'interfaces qui se résorbent dans le cas de l'InP et se fragmentent pour le GaAs. A paramètres constants, les empilements obtenus sont meilleurs que ceux de l'état de l'art au niveau électrique et mécanique. Nous poursuivons avec des propositions de procédés innovants pour maitriser l'oxyde d'interface et optimiser l'hétérostructure. Parmi ces options nous validons l'approche avec exposition ozone qui vise à générer sélectivement un oxyde avant mise en contact. L'empilement obtenu affiche une résistance proche de nos mesures de référence et a un fort potentiel. Enfin l'étude se conclue sur la présentation d'un modèle numérique inédit reliant procédé de collage, état d'interface et comportement électrique. A recuit donné, l'interface est hétérogène avec une zone reconstruite (conduction thermo-électronique) et une zone avec oxyde (conduction tunnel). Ces régions s'activent préférentiellement en fonction de la température de fonctionnement. Elles sont pondérés par un critère qui détermine le niveau de reconstruction du collage et qui sera utile pour de futurs développements de l'application. / The solar photovoltaic is a promising way to support our economical growth while it can reduce the environmental impact of our society. But, to be truly competitive, the sector has to develop more efficient solar cells. An interesting option aims at combining different materials either by epitaxy growth and direct bonding. The Ph.D. was funded by the SOITEC company with the goal to develop the bonding of the gallium arsenide (GaAs) on the indium phosphide (InP) for the SmartCell architecture. We had to optimize its electrical behavior with a numerical model taking into account the bonding interface state. We introduce the study with a wide range of I(V) tools to precisely characterize the bonding interface. Depending on the case, we detail suitable metal contacts to improve the test. A study in deep of the GaAs/InP heterostructure and the GaAs/GaAs and the InP/InP homostructures leads to a better understanding of the bonding mechanisms. After a thermal annealing, the hydrophilic bonding process generates oxyde compounds at the interface which are absorbed in the InP case and are fragmented in the GaAs case. For given parameters, our stacks are electrically and mechanically better than the state of the art. Then we propose innovative processes to control the interface oxyde and thus optimize the heterostructure. Among them, we validate a new approach with ozone exposure that selectively generates an oxyde prior to bonding. The interface resistance of the stack is therefore closed to our best results and has great potentials. To conclude, the study focuses on a novel numerical model connecting the bonding process, the interface state and the electrical behavior. For a given annealing, the interface is heterogenous with reconstructed areas (thermionic conduction) and oxyde areas (tunnel conduction). These regions are preferentially activated as a function of the operating temperature. They are weighted by a criteria determining the level of the bonding reconstruction which will be useful for the future developments of the application.

La technologie Flash arrive à ses limites de miniaturisation. Ainsi, la nécessité de nouvelles technologies mémoire augmente. Les candidats au remplacement des mémoires Flash sont les technologies non volatiles émergentes comme les mémoires à pont conducteur (CBRAM), résistives à base d'oxyde (RRAM), mémoires magnétiques (MRAM) et mémoires à changement de phase (PCRAM). En particulier, les mémoires CBRAM sont basées sur structure simple métal-isolant-métal (MIM) et présentent plusieurs avantages par rapport aux autres technologies. La CBRAM est non volatile, à savoir qu'elle garde l’information lorsque l'alimentation est coupée, ses dimensions peuvent être réduites jusqu'à nœud 10 nm, elle peut facilement être intégrée dans le Back-End d’une intégration CMOS, enfin, elle a une vitesse de fonctionnement élevée à basse tension et un faible coût de fabrication. Néanmoins, les spécifications pour l'industrialisation des CBRAM sont très strictes. Dans cette thèse, nous analysons deux générations de technologie CBRAM, chacune adressant un marché d'application spécifique. La première partie de la thèse est consacrée à l’étude électrique des structures à base de cuivre et de GdOX, qui présentent comme avantages une conservation des données très stable et une bonne résistance lors de la soudure des puces, et un bon comportement de l'endurance. Cette technologie adresse principalement les applications à haute température telle que l'automobile. Pour répondre aux spécifications, un oxyde métallique dopé ainsi que des bicouches sont intégrés pour réduire la tension de formation de la mémoire et augmenter la fenêtre de programmation. Les performances en endurance sont améliorées. La deuxième partie est dédiée à une nouvelle technologie de CBRAM, avec un empilement de type MIM. Dans ce cas, nous avons démontré des temps de commutation très rapides de 20ns à basses tensions (2V), combinés avec une endurance satisfaisante et une bonne rétention des données. Cette technologie semble être compatible avec les applications Internet des objets (IOT). En résumé, au cours de ce doctorat, l'objectif principal était d'étudier la fiabilité des dispositifs embarqués CBRAM en termes d’écriture des données, endurance et la conservation de l’information. Une méthodologie de test spécifique a été développée, afin d’évaluer les performances des technologies étudiées. Des modèles physiques ont été mis au point pour expliquer et analyser les résultats expérimentaux. Sur la base des résultats obtenus, nous démontrons que la technologie de CBRAM est très prometteuse pour les futures applications de mémoires non volatiles. / Flash technology is approaching its scaling limits, so the demand for novel memory technologies is increasing. Promising replacing candidates are the emerging non volatile technologies such as Conductive Bridge Memory (CBRAM), Oxide based Resistive RAM (OXRAM), Magnetic Random Access Memory (MRAM) and Phase Change Memory (PCRAM). In particular, CBRAM is based on a simple Metal-Insulator-Metal (MIM) structure and presents several advantages compared to the other technologies. CBRAM is non volatile, i.e. it keeps the information when the power is off, it is scalable down to 10nm technology node, it can be easily integrated into the Back-End-of-Line (BEOL), finally, it has high operation speed at low voltages and low cost per bit. Nevertheless, demands for the industrialization of CBRAM are very stringent and issues related to device reliability are still to be faced. In this thesis we analyze two generations of CBRAM technology, each one addressing a specific application market. The first part of the PhD is dedicated to the electricalstudy of Cu-based/GdOx structures, which present the advantages of a very stable data retention and resistance to soldering reflow and also good endurance behavior. This CBRAM family addresses mainly the high temperature applications as automotive. To fulfill the specification requirements, doping of metal-oxide andbilayers are integrated to decrease the forming voltage and increase the programmingwindow. Better endurance performance is also achieved. The second part isdedicated to a new CBRAM technology, with a simple MIM structure. In this case, the device showsfast operation speed of 20ns at low voltages of 2V, combined with satisfying endurance and data retention. This technology seems to be compatible with the growing Internet of Things (IOT) market. In summary, during the PhD research, the main objective was to study the reliability of the embedded CBRAM devices in terms of forming, endurance and data retention. Some methodologies were developed and the electrical set-up was modified and adapted to specific measurements. Physical models were developed to explain and better fit the experimental results. Based on the obtained results, we demonstrate that the CBRAM technology is highly promising for future NVM applications.

L’intégration monolithique de filtres et de diodes contre les décharges électrostatiques sur silicium est une solution à bas cout et fiable pour protéger les interfaces de transfert de données des appareils nomades. La formation de caissons isolants de silicium poreux sous les filtres permet d’améliorer en partie leur performance. Cette thèse avait pour but de poursuivre l’intégration de démonstrateurs RF sur silicium poreux et de proposer des voies de fonctionnalisation du matériau en vue d’optimiser les caractéristiques des filtres. Tout d’abord, les configurations bénéfiques d’intégration de caissons poreux à un filtre de mode commun (ECMF) ont été étudiées. Ensuite, une optimisation de l’étape d’oxydation post-anodisation a été réalisée afin d’améliorer la qualité et la stabilité de l’isolation électrique. Pour cela, les mécanismes d’oxydation, les propriétés chimiques et les propriétés électriques du silicium mésoporeux oxydé ont été mises en perspective avec la nature du traitement appliqué. Enfin, l’insertion dans les pores de nanoparticules ferromagnétiques de forte perméabilité a été menée dans le but d’augmenter la densité d’inductance par unité de surface. / Monolithic integration of interference filters and protection diodes on silicon is a viable and mature technology used to protect high-speed serial interfaces of nomadic devices. To enhance the filters performance, porous silicon can be formed by anodization specifically underneath the filter area. This thesis aimed to pursue the integration of RF prototypes on porous silicon and also to suggest strategies of material functionalization in order to optimize the filter characteristics. First, various configurations of common-mode filters were integrated on porous silicon and their performances were compared. Then, the post-anodization oxidation step has been optimized in order to provide the most efficient and stable electrical isolation. The oxidation mechanisms were discussed. The surface chemistry of porous silicon and its electrical behavior have been put in perspective with the oxidation treatments. Finally, this work suggested experimental methods to synthesize and characterize a ferromagnetic porous silicon-based nanocomposite for the improvement of the inductance density per unit area.

Les convertisseurs à base de Si atteignent leurs limites. Face à ces besoins, le GaN, avec sa vitesse de saturation des électrons et le champ électrique de claquage élevés est candidat idéal pour réaliser des redresseurs, surtout s’il est épitaxié sur substrat à bas cout. Ce travail est dédié au développement des diodes Schottky sur AlGaN/GaN. Une couche de SiNx en faible traction a été obtenue. Un contact ohmique de Ti/Al avec une gravure partiel a donné une Rc de 2.8 Ω.mm avec une résistance Rsh de 480 Ω/□. Des diodes Schottky avec les étapes issues de ces études ont été fabriqué. La diode recuite à 400 °C avec 30 nm de profondeur de gravure a montré une hauteur de barrière de 0,82 eV et un facteur d'idéalité de 1,49. La diode a présenté une très faible densité de courant de fuite de 8.45x10-8 A.mm-1 à -400 V avec une tension de claquage entre 480 V et 750 V. / Si-based devices for power conversion applications are reaching their limits. Wide band gap GaN is particularly interesting due to the high electron saturation velocity and high breakdown electric field, especially when epitaxied on low cost substrates such as Si. This work was dedicated to the development and fabrication of the Schottky diode on AlGaN/GaN on Si. SiNx passivation in very low tensile strain is used. Ti (70 nm)/Al (180 nm) partially recessed ohmic contacts annealed at 800 ºC exhibited a 2.8 Ω.mm Rc with a sheet resistance of 480 Ω/sq. Schottky diodes with the previously cited passivation and ohmic contact were fabricated with a fully recessed Schottky contact annealed at 400 ºC. A Schottky barrier height of 0.82 eV and an ideality factor of 1.49 were obtained. These diodes also exhibited a very low leakage current density (up to -400 V) of 8.45x10-8 A.mm-1. The breakdown voltage varied between 480 V and 750 V.