Publicación a texto completo no autorizada por el autor / Describe el desarrollo de un equipo electrónico prototipo utilizando dispositivos lógicos programables complejos (CPLD’s) que controla al sistema de recepción del radar del radio observatorio de Jicamarca (ROJ). Los CPLD’s han sido programados mediante el lenguaje de descripción de hardware VHDL, utilizando para la síntesis, simulación, implementación y programación de estos dispositivos el software de distribución gratuita QUARTUS II de ALTERA. Ha sido necesario la utilización de tres CPLD’s, programados para cumplir sus propias funciones y las complementarias con los otros, motivo por el cual ha sido necesario darles la capacidad de comunicarse entre ellos. Finalmente, el prototipo ha sido sometido a pruebas y ha demostrado ser de características superiores a otro desarrollado en el ROJ denominado REX-2X y es comparable y superior en algunas de sus características al equipo comercial ECHOTEK GC214, satisface las necesidades del ROJ y cumple con las exigencias del mercado, por lo que ha tenido aceptación en otras instituciones nacionales como la Marina de Guerra del Perú y otras entidades extranjeras que se dedican a la investigación de la ionósfera, contribuyendo de esta manera con el desarrollo de la tecnología nacional. / Tesis

El presente trabajo realizó el diseño genérico y modular de una red neuronal artificial perceptron multicapa MLP orientada al reconocimiento de dígitos manuscritos en un FPGA mediante el lenguaje de descripción de hardware VHDL. El entrenamiento de esta red se realizó externo al chip, en software, mediante la herramienta de Redes Neuronales del Matlab 7.1 y utilizando como imágenes de entrenamiento la base de datos modificada del NIST (MNIST database). Con esto, se logra que el FPGA se dedique solamente a la tarea de reconocimiento, mas no al aprendizaje de la red. Si se quisiera que se cumpla con otra aplicación, bastará con su reentrenamiento en software para obtener los parámetros necesarios e introducirlos en su descripción y configuración. / Tesis

el objetivo de este trabajo de tesis es el desarrollo de un dispositivo de electroestimulación muscular portátil, ligero y de bajo costo, que permita complementar el entrenamiento físico voluntario y tonifique las fibras musculares. / La aparición de una gran cantidad de estándares para comunicaciones inalámbricas como WLAN IEEE 802.11, WIMAX, GPRS, Bluetooth, etc. ha aumentado el problema que enfrentan los diseñadores de equipos de telecomunicaciones que requieren cada vez más espacio en sus equipos para la adición de nuevos circuitos que soporten los estándares emergentes. La tecnología Software-defined radio (SDR) ha generado la atención de las telecomunicaciones debido a que ofrece una solución al problema actual. Se basa en la idea de llevar el software lo más cerca que se pueda a la antena. Pretende reeemplazar a todos los circuitos que realizan la modulación y demodulación por un algoritmo que se ejecute en un procesador de propósito general. Esta característica le da una gran flexibilidad y adaptabilidad ante la aparición de nuevos estándares. Estas dos propiedades son las que quieren aprovechar para plantear una solución al problema que existe actualmente en las comunicaciones de emergencia en nuestro país. El problema reside en la incompatibilidad de algunos equipos para poder comunicarse debido a diferencias en las bandas de operación y en algunos casos al tipo de modulación empleado. El presente trabajo pretende mostrar una alternativa tecnológica al problema mencionado utilizando la tecnología SDR. La propuesta consiste en realizar un diseño digital basado en FPGA que sea capaz de realizar la etapa de la modulación y selección de la frecuencia utilizando un código en lenguaje C. Se utiliza el CODEC WM8731 como dispositivo para la adquisición de la señal de audio que será procesada en el FPGA, para ello se utilizará la tarjeta de desarrollo Altera DE2 Development kit como hardware para realizar las pruebas respectivas. Todo el tratamiento de la señal se realizará en banda base para luego ser moduladad a la frecuencia respectiva utilizando un sintetizador digital directo. / Tesis

En la presente tesis, se realizó el diseño de una arquitectura para un sistema neurodifuso ANFIS. Se tomó en consideración un sistema de orden cero de dos entradas y una salida, que cuenta con funciones de pertenencia triangulares en los antecedentes de las reglas difusas. Además, se tuvo en cuenta que el entrenamiento del sistema es realizado fuera de línea (off-line), en MATLAB. La arquitectura diseñada se dividió en cuatro bloques: Fuzzificador, Permutador, Inferencia y Defuzzificador. Cada uno de estos bloques fue tratado como un subsistema y descrito por separado para facilitar su diseño. Posteriormente, se procedió a juntar los cuatro bloques, dando como resultado la arquitectura propuesta para el sistema neurodifuso ANFIS. Esta arquitectura fue descrita de manera modular y genérica mediante el lenguaje de descripción de hardware VHDL y fue implementada en los FPGA Spartan-3 XC3S200 de la empresa Xilinx y Cyclone II EP2C35 de la empresa Altera, utilizando las herramientas que se encuentran dentro de los entornos de desarrollo ISE 11 y Quartus II 9.1, respectivamente. El sistema diseñado fue aplicado a la generación de funciones. Primero, se eligió una función no lineal y se llevó a cabo el entrenamiento del sistema en MATLAB para obtener los parámetros de los antecedentes y consecuentes de las reglas difusas. Después, estos parámetros fueron convertidos a una representación binaria en punto-fijo complemento a dos y almacenados en las memorias ROM del código en VHDL. Finalmente, se realizaron simulaciones sobre los dos FPGA, mencionados anteriormente, para verificar la operación del sistema y poder evaluar su desempeño. Entre los resultados obtenidos, destaca que el tiempo requerido por el sistema para calcular un valor de la función es menor a 10 s (trabajando a una frecuencia de reloj de 50 MHz). Este valor es mucho menor al tiempo requerido por la aplicación en MATLAB, el cual fue de alrededor de 100 ms. / Tesis

La prevalencia del Síndrome Metabólico se sitúa alrededor del 30% en países ricos y la tasa crece paralelamente a la prevalencia de diabetes y obesidad. La OMS ha definido la obesidad como la epidemia del siglo XXI. En España, la tasa de obesidad en adultos ha aumentado, desde una prevalencia del 15% (2000) al 16% (2004). En las Islas Baleares, el Estudio ENIB (1999‐2000) aportó que la prevalencia de obesidad era del 13% (mujeres: 14%, hombres: 10%) y estos porcentajes se mantuvieron diez años después (Estudio OBEX, 2009‐2010). En España la prevalencia de Síndrome Metabólico oscila entre un 17% y 30%, según las regiones, considerándose un importante problema de salud pública. Al ser la obesidad un desorden inflamatorio, cabe relacionarla con los niveles de marcadores de inflamación. En Baleares no existía hasta la fecha ningún estudio sobre la prevalencia de Síndrome Metabólico y su relación con los marcadores de inflamación.

En el presente trabajo se estudia el algoritmo de cómputo numérico CORDIC y se describen algunas de sus variantes arquitecturales. Para comenzar se realizará una descripción a nivel funcional algorítmica con un alto nivel de abstracción del algoritmo en VHDL, utilizando aritmética en punto flotante proporcionada por el lenguaje. El propósito es validar el funcionamiento de algoritmo mediante el cálculo del seno, del coseno y del arcotangente. Seguidamente se realizará la descripción de dos de las arquitecturas mas comunes (CORDIC bitparalelo desplegado y CORDIC bit-paralelo iterativo) utilizando aritmética de punto fijo como forma de representación numérica. La descripción de las arquitecturas particulares, se llevará a cabo a partir del funcionamiento correcto de la descripción funcional algorítmica. Otro aspecto interesante es la modificación de los parámetros principales que afectan a las arquitecturas, ancho de palabra y número de iteraciones. Para verificar el funcionamiento de las descripciones, se utilizarán como referencia a las funciones seno, coseno y arcotangente. La validación se llevará a cabo utilizando MATLAB<SUP>TM</SUP> como herramienta de comparación.

En el presente trabajo vamos a diseñar y proponer un Modelo de Gestión del Factor Humano basado en Competencias para la Librería Y Tipografía PAPELITOS, en base a un diagnóstico de su estructura organizacional y procesos actualesPartiremos identificando las funciones, responsabilidades y competencias, a fin de poder elaborar las Descripciones de Puestos de la Empresa, así como plantear un proceso de Evaluación de Desempeño basado en competencias; y culminaremos con la propuesta de un Sistema de Gestión de Factor Humano para que la empresa pueda implementarla en un futuro

Este trabajo de título tiene como objetivo generar la capacidad de diseñar circuitos integrados digitales desarrollando un dispositivo electrónico específico: un microprocesador ARM7. Para ésto se utilizaron lenguajes de descripción de hardware que permiten utilizar una metodología top-down, comenzando por un modelo comportamental de alto nivel del circuito hasta obtener un modelo estructural. El microprocesador ARM7 es un exitoso modelo diseñado por ARMTM, que a pesar de no poseer la complejidad de otros procesadores, se destaca por ser el más utilizado en la familia de dispositivos ARM, encontrándose en diversos dispositivos portables como consolas de juegos, teléfonos celulares y reproductores multimedia. Su diseño simple ofrece un alto rendimiento a muy bajo consumo y costo, por lo cual ha sido escogido para desarrollar en este trabajo. El desarrollo contempló la utilización inicial de la herramienta ArchC, la cual permite obtener una descripción de un procesador de manera relativamente sencilla en lenguaje SystemC. Con este modelo diseñado se pudieron realizar pruebas que para verificar el funcionamiento del procesador y así continuar con su descripción en lenguaje Verilog. Este último tiene la capacidad de describir circuitos a bajo nivel y posee la ventaja de encontrarse en un estado más maduro por la cantidad de años que ha sido utilizado por ingenieros. El diseño del microprocesador en Verilog se realizó programando cada módulo que conforma el datapath junto al módulo de control que genera las señales necesarias para ejecutar una instrucción. La programación de estos módulos se realizó considerando las estructuras conocidas por la literatura relacionada al tema y diseñando secciones que no se encontraron documentadas de forma libre. A partir de esta programación se generó un modelo Verilog que combina descripciones comportamentales y estructurales. Antes de realizar la síntesis del microprocesador, cada módulo fue probado de forma individual, asegurando su funcionalidad de forma independiente y luego se realizó una validación global del sistema. Finalmente se realizó la síntesis del dispositivo con el programa Design CompilerTM imponiendo restricciones para obtener un procesador de 20 Mhz. Se comprobó por medio de una nueva verificación que la netlist obtenida es satisfactoria según las especificaciones. En conclusión se obtuvo un microprocesador funcional, con las instrucciones más importantes implementadas. Las pruebas fueron satisfactorias logrando corregir muchos errores a causa de desconocimiento y/o descuido. El objetivo principal se cumplió ya que en el trabajo se debió aprender tanto acerca de sistemas digitales como de lenguajes de descripción de hardware. Estos últimos requieren mucha experiencia en su uso, ya que describen algoritmos de forma paralela y no secuencial como los típicos lenguajes de software a los cuales la mayoría de los ingenieros están acostumbrados. Finalmente queda a disposición el modelo del microprocesador para que pueda ser utilizado con fines académicos y con la posibilidad de completar su funcionalidad y/o ser usado como núcleo de un sistema sobre una FPGA.

El documento digital no refiere asesor / Publicación a texto completo no autorizada por el autor / Desarrolla el diseño de un procesador segmentado con la finalidad de ayudar a los estudiantes en el aprendizaje del desempeño de este tipo de procesadores, principalmente cuando se presentan conflictos con relación a la secuencia de instrucciones utilizadas y sus dependencias. Para ello se utilizan técnicas hardware, tales como el adelantamiento de datos, inserción de burbujas, y anticipación de riesgos. Estos métodos se aplican para la arquitectura MIPS que consta de una segmentación de 5 etapas y cumple con las características de la arquitectura ISA tipo RISC empleada ampliamente en la temática de “Arquitectura de Computadoras”. El método empleado es desarrollar cada vez una nueva versión del procesador adaptado para solucionar el nuevo paradigma mostrando la mejora en su desempeño luego de hacerlo, así tendremos una versión que muestra la solución por riesgos de dependencia de datos. Otra versión del procesador para el caso en que una instrucción dependa del dato de una instrucción de carga, para finalmente realizar una última versión que solucione las dependencias debido a las bifurcaciones, que vienen a ser las más características y que presenta dificultad de asimilar en esta parte de la temática, tanto por la poca afición a la lectura del estudiantado como a la baja comprensión lectora que se tiene. El proceso de ver los eventos y simularlos más que solo verlos estáticamente permitirá una mejor y rápida comprensión de estos fenómenos así como su interacción al modificar los programas y el hardware del procesador respectivo. / Tesis

A Declaração Universal dos Direitos Humanos, assinada em 1948, declara que toda pessoa tem direito à educação. Alicerçada nessa premissa, a Constituição Brasileira, de 1988, afirma que a educação é direito de todos e dever do Estado e da família. Sob esse lema da educação para todos, nosso país tem baseado suas orientações educacionais, criando e aprimorando leis que amparem e garantam aos deficientes o acesso a todas as esferas sociais, inclusive o acesso e manutenção ao ensino superior. A Universidade do Estado do Rio de Janeiro (UERJ) fornece, como recurso de adaptação de seu exame de seleção para os candidatos deficientes visuais, a ampliação das provas para os candidatos com baixa visão, ou um ledor, juntamente com a descrição das imagens presentes nas questões de prova, para os que tenham visão comprometida. Nesse contexto, esta pesquisa aborda o exame vestibular como instrumento de avaliação e seleção consagrado em nosso país e, seguidamente, a inclusão do deficiente visual no vestibular estadual. Além de verificar, a partir do aporte dos estudos da linguagem em perspectiva dos estudos do discurso, o processo de transposição dos elementos visuais as imagens presentes nas questões de prova para o código linguístico a descrição dessas imagens , observando que características da imagem sua descrição contempla. A perspectiva teórica seguida é a análise do discurso (MAINGUENEAU, 1997; 2004; 2008), com olhar para o exame vestibular como um gênero do discurso (BAKHTIN, 1997). Também trouxemos à discussão a noção de imagem (JOLY, 2007; NOVAES, 2005), ademais de introduzir o conceito de reformulação (SERRANI, 1993) e transcodificação (PEYTARD; MOIRAND 1992). Discutimos a noção de descrição (CHARAUDEAU, 2012) e os conceitos de resumo (MACHADO, 2004) e relato (MAINGUENEAU, 2004). As análises foram realizadas a partir do corpus selecionado as provas dos Exames de Qualificação 2011 e 2012 da UERJ, contemplando questões com imagens das três áreas do conhecimento em que a prova se organiza. Primeiro, verificou-se o caráter de cada descrição e sua(s) respectiva(s) questão(ões) de prova; segundo, refletiu-se sobre a nomenclatura descrição, dada a esse recurso de adaptação e como o interlocutor candidato DV - é idealizado por cada área do conhecimento. Em síntese, as análises mostram que oresultado encontrado nas descrições das imagens apresentava, em variadosmomentos, caráter do gênero relato ou resumo e não apresentava características exclusivamente descritivas, mas usava a descrição a seu serviço, como seu componente e idealizavam seu interlocutor candidato DV, de modo diferenciado, em cada área do conhecimento / La Declaración Universal de Derechos Humanos, firmada en 1948, declara que toda persona tiene derecho a educación. Basada en esa premisa, la Constitución Brasileña, de 1988, asegura que la educación es un derecho de todos y deber del Estado y de la familia. Bajo ese lema de la educación para todos, nuestro país ha basado sus orientaciones educacionales, creando y perfeccionando leyes que amparen y garanticen a los discapacitados el acceso a todas las esferas sociales, incluso el acceso y manutención a la enseñanza superior. La Universidade do Estado do Rio de Janeiro (UERJ) provee, como recurso de adaptación en su examen de selección para candidatos con discapacidad visual, la ampliación de las pruebas para los candidatos con baja visión, o un ledor, juntamente con la descripción de imágenes presentes en las cuestiones de prueba, para los que tengan ceguera. En este contexto, esta investigación se desarrolla, buscando reflexionar sobre el examen vestibular como instrumento de evaluación y selección consagrado en nuestro país e, seguidamente, sobre la inclusión del discapacitado visual en el vestibular estadual. Además de verificar, desde la contribución de los estudios del lenguaje en perspectiva de los estudios del discurso, el proceso de transposición de elementos visuales las imágenes presentes en las cuestiones de prueba para el código lingüístico la descripción de esas imágenes , observando qué características de la imagen su descripción contempla. La perspectiva teórica seguida esel análisis del discurso (MAINGUENEAU, 1997; 2004; 2008), con una mirada para el examen vestibular como un género del discurso Bakhtin (1997). Trajimos a la discusión la noción de imagen (JOLY, 2007; NOVAES, 2005), además de introducir el concepto de reformulación (SERRANI, 1993) y transcodificación (PEYTARD; MOIRAND 1992). Levantamos la noción de lo que esta investigación entiende como descripción (CHARAUDEAU, 2012), y presentamos los conceptos de resumen (MACHADO, 2004) y relato (MAINGUENEAU, 2004). Los análisis fueron realizados desde el corpus seleccionado para este trabajo, las pruebas de los Exámenes de Cualificación 2011 y 2012 de UERJ, contemplando cuestiones con imágenes de las tres áreas del conocimiento en que la prueba está organizada. Primero, se verificó el carácter de cada descripción y su(s) respectiva(s) cuestión(ones) de prueba; segundo, se reflexionó sobre la nomenclatura descripción, dada a ese recurso de adaptación y como el interlocutor candidato con discapacidad visual es idealizado por cada área del conocimiento. En síntesis, los análisis muestran que el resultado textual encontrado en las descripciones presentaba, en variados momentos, carácter del género relato o resumen y usaban la descripción a su servicio, como su componente, además de promovieren idealizaciones diferenciadas del interlocutor en cada área del conocimiento