A Declaração Universal dos Direitos Humanos, assinada em 1948, declara que toda pessoa tem direito à educação. Alicerçada nessa premissa, a Constituição Brasileira, de 1988, afirma que a educação é direito de todos e dever do Estado e da família. Sob esse lema da educação para todos, nosso país tem baseado suas orientações educacionais, criando e aprimorando leis que amparem e garantam aos deficientes o acesso a todas as esferas sociais, inclusive o acesso e manutenção ao ensino superior. A Universidade do Estado do Rio de Janeiro (UERJ) fornece, como recurso de adaptação de seu exame de seleção para os candidatos deficientes visuais, a ampliação das provas para os candidatos com baixa visão, ou um ledor, juntamente com a descrição das imagens presentes nas questões de prova, para os que tenham visão comprometida. Nesse contexto, esta pesquisa aborda o exame vestibular como instrumento de avaliação e seleção consagrado em nosso país e, seguidamente, a inclusão do deficiente visual no vestibular estadual. Além de verificar, a partir do aporte dos estudos da linguagem em perspectiva dos estudos do discurso, o processo de transposição dos elementos visuais as imagens presentes nas questões de prova para o código linguístico a descrição dessas imagens , observando que características da imagem sua descrição contempla. A perspectiva teórica seguida é a análise do discurso (MAINGUENEAU, 1997; 2004; 2008), com olhar para o exame vestibular como um gênero do discurso (BAKHTIN, 1997). Também trouxemos à discussão a noção de imagem (JOLY, 2007; NOVAES, 2005), ademais de introduzir o conceito de reformulação (SERRANI, 1993) e transcodificação (PEYTARD; MOIRAND 1992). Discutimos a noção de descrição (CHARAUDEAU, 2012) e os conceitos de resumo (MACHADO, 2004) e relato (MAINGUENEAU, 2004). As análises foram realizadas a partir do corpus selecionado as provas dos Exames de Qualificação 2011 e 2012 da UERJ, contemplando questões com imagens das três áreas do conhecimento em que a prova se organiza. Primeiro, verificou-se o caráter de cada descrição e sua(s) respectiva(s) questão(ões) de prova; segundo, refletiu-se sobre a nomenclatura descrição, dada a esse recurso de adaptação e como o interlocutor candidato DV - é idealizado por cada área do conhecimento. Em síntese, as análises mostram que oresultado encontrado nas descrições das imagens apresentava, em variadosmomentos, caráter do gênero relato ou resumo e não apresentava características exclusivamente descritivas, mas usava a descrição a seu serviço, como seu componente e idealizavam seu interlocutor candidato DV, de modo diferenciado, em cada área do conhecimento / La Declaración Universal de Derechos Humanos, firmada en 1948, declara que toda persona tiene derecho a educación. Basada en esa premisa, la Constitución Brasileña, de 1988, asegura que la educación es un derecho de todos y deber del Estado y de la familia. Bajo ese lema de la educación para todos, nuestro país ha basado sus orientaciones educacionales, creando y perfeccionando leyes que amparen y garanticen a los discapacitados el acceso a todas las esferas sociales, incluso el acceso y manutención a la enseñanza superior. La Universidade do Estado do Rio de Janeiro (UERJ) provee, como recurso de adaptación en su examen de selección para candidatos con discapacidad visual, la ampliación de las pruebas para los candidatos con baja visión, o un ledor, juntamente con la descripción de imágenes presentes en las cuestiones de prueba, para los que tengan ceguera. En este contexto, esta investigación se desarrolla, buscando reflexionar sobre el examen vestibular como instrumento de evaluación y selección consagrado en nuestro país e, seguidamente, sobre la inclusión del discapacitado visual en el vestibular estadual. Además de verificar, desde la contribución de los estudios del lenguaje en perspectiva de los estudios del discurso, el proceso de transposición de elementos visuales las imágenes presentes en las cuestiones de prueba para el código lingüístico la descripción de esas imágenes , observando qué características de la imagen su descripción contempla. La perspectiva teórica seguida esel análisis del discurso (MAINGUENEAU, 1997; 2004; 2008), con una mirada para el examen vestibular como un género del discurso Bakhtin (1997). Trajimos a la discusión la noción de imagen (JOLY, 2007; NOVAES, 2005), además de introducir el concepto de reformulación (SERRANI, 1993) y transcodificación (PEYTARD; MOIRAND 1992). Levantamos la noción de lo que esta investigación entiende como descripción (CHARAUDEAU, 2012), y presentamos los conceptos de resumen (MACHADO, 2004) y relato (MAINGUENEAU, 2004). Los análisis fueron realizados desde el corpus seleccionado para este trabajo, las pruebas de los Exámenes de Cualificación 2011 y 2012 de UERJ, contemplando cuestiones con imágenes de las tres áreas del conocimiento en que la prueba está organizada. Primero, se verificó el carácter de cada descripción y su(s) respectiva(s) cuestión(ones) de prueba; segundo, se reflexionó sobre la nomenclatura descripción, dada a ese recurso de adaptación y como el interlocutor candidato con discapacidad visual es idealizado por cada área del conocimiento. En síntesis, los análisis muestran que el resultado textual encontrado en las descripciones presentaba, en variados momentos, carácter del género relato o resumen y usaban la descripción a su servicio, como su componente, además de promovieren idealizaciones diferenciadas del interlocutor en cada área del conocimiento

Through a methodological analysis of the physical and psychological description of the main characters (and to some extent secondary characters) from a gender perspective in five award winning Spanish children books, this essay concludes that gender stereotypes are still cemented and reproduced in Spanish literature.

La presente investigación se realizó en una empresa dedicada a elaborar productos de panadería, la cual tuvo como objetivo elaborar una propuesta de mejora de los puestos de trabajo para incrementar la productividad. En primer lugar, se evaluó la iluminación donde se obtuvo un valor de 336,2 Lux para el área de envasado, incumpliendo los valores mínimos (300 Lux). Seguidamente, se evaluó el nivel ruido obteniéndose un valor de 86,6 dB para el área de horneado, superando el límite máximo (80 dB). Posteriormente, se evaluó la temperatura, y mediante el método índice WBGT, se obtuvo un índice de 27,10 °C para el área de horneado, superando el límite máximo (26 °C). Luego, se realizó una evaluación ergonómica y mediante un cuestionario Cornell se halló que el 44% de los operarios presentaron dolencias en su cuerpo debido a sus labores. Por ello se aplicó los métodos REBA y Check List Ocra, evidenciándose riesgo por posturas forzadas y movimientos repetitivos en los operarios. Todo ello generó una baja productividad de 105,6 panes por hora-hombre. Por ende, se elaboró la propuesta de mejora basada en nuevos diseños de puestos de trabajo, implementación de nuevos equipos, programas de descansos, pausas activas, capacitaciones y uso de EPPs, lo cual permitió conseguir un incremento esperado del 20% de la productividad. Finalmente, se estimó un beneficio de S/. 1,56 soles, lo que significa que la propuesta es rentable, además se determinó un tiempo de recuperación de la inversión de 3 años, 1 mes y 1 día.

Al implementar un algoritmo de procesamiento digital de señales en hardware es muy común encontrarse con funciones matemáticas trascendentales las cuales, en principio, se pueden implementar usando la serie de Taylor o diseñando un hardware específico para cada función. A fin de mejorar su rendimiento se desarrolló el algoritmo Coordenado Circular, Hiperbólico y Lineal (CORDIC), el cual reduce tanto el uso de compuertas lógicas como el número de iteraciones empleadas al implementar una función trascendental.

Over the time, the development of the digital design has increased dramatically and nowadays many different circuits and systems are designed for multiple purposes in short time lapses. However, this development has not been based only in the enhancement of the design tools, but also in the improvement of the verification tools, due to the outstanding role of the verification process that certifies the adequate performance and the fulfillment of the requirements. In the verification industry, robust methodologies such as the Universal Verification Methodology (UVM) are used, an example of this is [1], but they have not been implemented yet in countries such as Peru and they seem inconvenient for educational purposes. This research propose an alternative methodology for the verification process of designs at the industry scale with a modular structure that contributes to the development of more complex and elaborated designs in countries with little or none verification background and limited verification tools. This methodology is a functional verification methodology described in SystemVerilog and its effectiveness is evaluated in the verification of an AES (Advance Encryption Standard) encryption module obtained from [2]. The verification framework is based on a verification plan (developed in this research as well) with high quality standards as it is defined in the industry. This verification plan evaluates synchronization, data validity, signal stability, signal timing and behavior consistency using Assertions, functional coverage and code coverage. An analysis of the outcomes obtained shows that the AES encryption module was completely verified obtaining 100% of the Assertions evaluation, 100% of functional verification and over 95% of code coverage in all approaches (fsm, block, expression, toggle). Besides, the modular structure defines the intercommunication with the Design only in the bottom most level, which facilitates the reuse of the verification framework with different bus interfaces. Nonetheless, this unit level verification framework can be easily instantiated by a system level verification facilitating the scalability. Finally, the documentation, tutorials and verification plan templates were generated successfully and are aimed to the development of future projects in the GuE PUCP (Research group in Microelectronics). In conclusion, the methodology proposed for the verification framework of the AES encryption module is in fact capable of verifying designs at the industry scale with high level of reliability, defining a very detailed and standardized verification plan and containing a suitable structure for reuse and scalability.

La reciente adopción del estándar de transmisión Japonés-Brasileño de TV Digital (SBTVDT) por parte del gobierno peruano ha motivado a realizar investigaciones en torno a este estándar por su naturaleza de “estándar abierto” permitiendo cooperar con un aporte significativo para su desarrollo. Uno de los campos más interesantes en torno al SBTVD-T es el formato de compresión de video digital en el cual se basan los codificadores/decodificacores (CODEC’s). Los CODEC’s del estándar SBTVD-T utilizan el formato de compresión H.264/AVC, desarrollado por el Joint Video Team (JVT), el cual posee mayor tasa de compresión en comparación con sus predecesores debido a la alta complejidad computacional que presentan sus algoritmos. El presente trabajo de tesis trata sobre el módulo de Estimación de Movimiento que forma parte del proceso de Inter-Predicción del Codificador H.264/AVC, el cual presenta la mayor complejidad computacional de todos los procesos del Codificador H.264/AVC. Para el presente trabajo se desarrolló este módulo tomando en cuenta una de las principales innovaciones del formato H.264/AVC: el algoritmo de Estimación de Movimiento Fraccional con precisión Quarter-Pixel o 0.25 píxeles. El objetivo del presente trabajo es aplicar este algoritmo para transmisión de video digital en tiempo real considerando que será utilizado para plataformas de dispositivos portátiles cuyas características buscan reducir el consumo de energía y el espacio de hardware. Este algoritmo fue implementado en una aplicación en el entorno de programación MATLAB®, en base a un software de referencia disponible en el portal del grupo que los desarrolló, cuyos resultados se contrastaron con los obtenidos por la simulación de la arquitectura hardware. Posteriormente se diseño la arquitectura en base a artículos revisados para luego plantear modificaciones que mejoren la frecuencia de procesamiento y la optimización de la cantidad de recursos lógicos requeridos. La arquitectura fue descrita en el lenguaje de descripción de hardware VHDL, sintetizada para los dispositivos FPGA de la familia Cyclone II y Stratix II de la compañía Altera® y se realizó la verificación funcional por medio de Testbenchs utilizando la herramienta ModelSim de ALTERA. De los resultados de la síntesis de la arquitectura se obtuvo la frecuencia de operación y por simulación se verificó las cantidades de ciclos de reloj por operación, con lo que se pudo fundamentar que la arquitectura diseñada para ser implementada en un FPGA de la familia Cyclone II de la compañía ALTERA es capaz de procesar secuencias de video HDTV (1920x1080 píxeles) a una tasa de 30 cuadros por segundo, es decir en tiempo real.

El presente trabajo de título tiene como objetivo principal la exposición del flujo de procesos involucrado en el diseño de un circuito integrado digital. Como consecuencia de ésto, se espera poder demostrar y motivar a explorar esta área en Chile, partiendo por el entorno más cercano: el Departamento de Ingeniería Eléctrica de la Facultad de Ciencias Físicas y Matemáticas de la Universidad de Chile. Para conseguir este objetivo, se diseña un controlador USB 2.0 desde la asimilación de su protocolo para el modelamiento de una solución, hasta el esquemático de la disposición física del circuito resultante. El flujo de diseño consiste principalmente en: a partir de una idea, generada por una necesidad del mercado o bien por una razón académica, determinar sus especificaciones eléctricas y dividir sus funcionalidades; caracterizar el circuito utilizando un lenguaje de descripción de hardware, para esta memoria, Verilog HDL; traducir la descripción del circuito a una lista de compuertas lógicas reales interconectadas; y finalmente, utilizando la representación física de cada compuerta y conexiones, producir un plano físico del circuito. El desarrollo del controlador es guiado y facilitado por las herramientas de diseño de Synopsys®. El resultado final es un informe que reúne los principales conceptos comprometidos en cada etapa del diseño, junto con su aplicación al modelamiento de un controlador USB 2.0. Aunque el uso de las herramientas de diseño no es detallado, los pasos realizados para cada proceso están basados en los flujos de diseño específicos de cada una de ellas. Respecto a lo anterior, se entrega como resultado un CD que contiene los módulos Verilog del controlador, la lista de compuertas interconectadas y archivos guión que contienen las principales instrucciones ejecutadas en las herramientas de Synopsys®. USB es un protocolo de comunicación de mediana complejidad que requiere de un equipo de diseñadores para desarrollarlo con profundidad en todos sus aspectos. A su vez, el flujo de diseño de circuitos integrados posee una gran cantidad de conceptos que deben ser manejados para realizar un trabajo de nivel profesional, probablemente con especialistas en cada etapa. Se concluye que el diseño de circuitos integrados, sin considerar la fabricación, es posible de realizar completamente en Chile, considerando la existencia de las herramientas adecuadas y profesionales especializados o con interés en hacerlo.

La presente investigación se basó en el análisis ergonómico para diseñar puestos de trabajo en el proceso productivo de la empresa Procesos del Norte S.A.C. de Chiclayo, Lambayeque, que actualmente presenta una demanda no atendida; puestos de trabajo inadecuados lo cual ocasiona incomodidad en el operario. Frente a esto mediante la metodología de estudio de trabajo, estudio de tiempos y diagramas de procesos, se determinó como cuello de botella la etapa de rectificado con un tiempo de 4,64 minutos. Utilizando la metodología de Reba se determinó el nivel de riesgo de los puestos de trabajo de selección, pelado, rectificado, prensado y empacado las cuáles dieron como resultado que los trabajadores se encuentran expuestos a riesgos muy altos. Una vez evaluado los puestos de trabajo mencionados, se propuso un nuevo diseño en los puestos de trabajo del proceso productivo, adaptándoles los equipos y herramientas necesarios para el desarrollo de sus actividades, posteriormente se calculó los nuevos indicadores de producción y productividad, y se realizó un análisis comparativo entre indicadores de la situación actual y la situación con el nuevo puesto de trabajo, donde el indicador de productividad de mano de obra incrementó en 106,35 kg bastones de papa picada/op x día; y la capacidad utilizada incrementó en 22,65%, logrando aumentar los indicadores de producción en 31 816 kg/mes y la productividad del proceso en 0,38 que significa un 26,21%, aumentando así la productividad de capital en 0,27 kg/soles, de esta manera la evaluación del coeficiente de Beneficio/Costo es de 2,61 permitiendo que el nuevo diseño sea rentable, y mejorando la ergonomía de los puestos de trabajo, incrementando el confort de los operarios.

El presente trabajo consiste en el diseño de un controlador digital para un estimulador de prótesis epiretinal que está conformada por una cámara, un procesador de video, la caja de componentes electrónicos con el controlador incluido y el arreglo de electrodos. Esta prótesis se implanta quirúrgicamente en el paciente que sufre de enfermedades degenerativas de la retina como Retinitis Pigmentosa y Degeneración Macular relacionada con la edad. Las entradas del controlador serán enviadas por un controlador global y las salidas del controlador a un estimulador que usando un arreglo de micro-electrodos estimularía directamente a las neuronas retinales saludables pasando sobre las células fotorreceptoras dañadas por la enfermedad. La forma de onda, periodo, duración, retraso de cada fase y amplitud son importantes para el correcto estimulo de las células neuronales de la retina, por estas razones se diseñó un controlador flexible basado en el diseño ITBCS13 [1] que es capaz de cambiar parámetros y formas de onda de estimulación [2, 3] de forma independiente por canal. Asimismo la corriente de estimulación debe ser bifásica debido a que reduce las cargas residuales que da˜nan el tejido de la retina, por ende la estimulación tendrá una fase catódica y anódica [4]. El controlador digital genera en cuatro canales las formas de onda Senodial, Gaussiana, Rectangular y Triangular a través de las 8 señales de entrada que recibe del controlador global: req, fase, forma onda, tiempo entre fases, tiempo descarga, amplitud, factor duración y reset. Las salidas del controlador al estimulador de cuatro canales serán las fases anódicas, catódicas y la amplitud de la onda: anódico reg , catódico reg y amplitud reg. El diseño del controlador es basado en bloques digitales, codificados por medio del lenguaje de descripción de hardware VHDL. Para realizar la verificación y validación del funcionamiento de dicha descripción se usó la simulación por medio de Testbench en VHDL, empleándose el software ModelSimAltera de la compañía Mentor Graphics [5]. Para la implementación se empleó un FPGA de la familia Cyclone II (tecnología TSMC’s 90-nm) [6]. La frecuencia de operación del controlador es de 164.69 MHz.

La Transformada Rápida de Fourier SplitRadix (SRFFT) es un algoritmo computacionalmente eficiente que se utiliza para calcular la Transformada Discreta de Fourier (DFT), la cual a partir de una secuencia finita de datos, obtiene otra que describe su comportamiento en el dominio de la frecuencia. Esta herramienta se utiliza en óptica, acústica, física cuántica, teorías de sistemas, tratamiento de señales, reconocimiento de voz, entre otros.