Les architectures multiprocesseur sur puce (MPSoC) basées sur les réseaux sur puce (NoC) constituent une des solutions les plus appropriées pour les applications embarquées temps réel de traitement du signal et de l'image. De part l'augmentation constante de la complexité de ces algorithmes et du type et de la taille des données manipulées, des architectures MPSoC sont nécessaires pour répondre aux contraintes de performance et de portabilité. Mais l'exploration de l'espace de conception de telles architectures devient très coûteuse en temps. En effet, il faut définir principalement le type et le nombre des coeurs de calcul, l'architecture mémoire et le réseau de communication entre tous ces composants. La validation par simulation de haut niveau manque de précision, et la simulation de bas niveau est inadaptée au vu de la taille de l'architecture. L'émulation sur FPGA devient donc inévitable. Dans le domaine de l'image, l'imagerie spectrale est de plus en plus utilisée car elle permet de multiplier les intervalles spectraux, améliorant la définition de la lumière d'une scène pour permettre un accès à des caractéristiques non visibles à l'oeil nu. De nombreux paramètres modifient les caractéristiques de l'algorithme, ce qui influence l'architecture finale. L'objectif de cette thèse est de proposer une méthode pour dimensionner au plus juste l'architecture matérielle et logicielle d'une application d'imagerie multispectrale. La première étape est le dimensionnement du NoC en fonction du trafic sur le réseau. Le développement automatique d'une plateforme d'émulation sur mono ou multi FPGA facilite cette étape et détermine le positionnement des composants de calcul. Ensuite, le dimensionnement des composants de calcul et leurs fonctionnalités sont validés à l'aide de plateformes de simulation existantes, avant la génération du modèle synthétisable sur FPGA. Le flot de conception est ouvert dans le sens qu'il accepte différents NoC à condition d'avoir le modèle source HDL de ce composant. De nombreux résultats mettent en avant les paramètres importants qui ont une influence sur les performances des architectures et du NoC en particulier. Plusieurs solutions sont décrites, commentées et critiquées. Ces travaux nous permettent de poser les premiers jalons d'une plateforme d'émulation complète MPSoC à base de NoC

Les travaux de recherche présentés dans ce mémoire, portent sur la conception et l'étude de MOSFETs de puissance faible tension pour des applications automobiles micro-hybrides de type alterno-démarreur. Pour certaines de ces applications, en plus des modes de fonctionnement standards passant et bloqué, les composants développés doivent être capables de fonctionner en mode d'avalanche à fort courant et à des températures élevées. Pour reproduire en laboratoire ces conditions de fonctionnement, les MOSFETs sont soumis à un test UIS répétitif spécifique. Afin d'évaluer la température du silicium pendant ce test, plusieurs méthodes de mesure de température ont été développées et comparées. En parallèle, un suivi des paramètres électriques standards (BVDSS, IDSS, RDSon&) tout au long du test est effectué, dans le but de déterminer l'impact de l'avalanche répétitive sur le transistor. Seule la RDSon des MOSFETs semble évoluer avec le nombre d'impulsions d'avalanche. Ce phénomène est expliqué par la méthode de mesure de RDSon et par la variation de la résistance du métal source pendant le cyclage. En effet, différentes observations ont permis de constater un vieillissement de la métallisation de source du composant, accompagné d'une modification de sa résistivité. Divers types de métaux et de techniques d'assemblage ont alors été expérimentés pour tenter de limiter cet effet. Aussi des structures de test ont été conçues pour étudier l'évolution du métal et pour pouvoir comparer rapidement le comportement de différentes métallisations.

Ces travaux traitent des problèmes de sécurité et de flexibilité dans le domaine des circuits sécurisés. Dans ce manuscrit, après la présentation de notions cryptographiques, nous étudions deux problématiques distinctes. La première concerne les attaques par clonage et retro-ingénierie. Dans ce sens, nous proposons une solution basée sur l'utilisation de logique reconfigurable répartie, et traitons aussi du protocole de reconfiguration associé. La seconde problématique étudiée dans ce manuscrit vise à éviter les attaques par analyse des canaux cachés. Nous suggérons alors une contre-mesure, basée sur la reconfiguration dynamique des chemins de données du circuit intégré. Cette contre-mesure est présentée selon différentes variantes et évaluée selon différents placements et niveaux d'abstraction.

L'essor des biocapteurs électrochimiques n'est plus à démontrer. Véritables outils d'analyse, ces dispositifs tendent à se miniaturiser afin de répondre aux spécifications actuelles: faibles volumes, temps d'analyse réduit, portabilité, et profitent des potentialités des microélectrodes: sensibilité accrue, capacité de mesure en milieux résistifs. Ce travail de thèse a été d'intégrer, à partir des techniques issues des microtechnologies "Silicium & Polymères", des dispositifs électrochimiques génériques et reproductibles à trois électrodes et de caractériser l'ensemble des matériaux utilisés. Les structures ainsi obtenues ont été conditionnées en vue de l'étude du stress oxydant à la surface de la peau. Elles ont été utilisées pour détecter l'acide ascorbique et l'acide urique, molécules impliquées dans le mécanisme de défense contre le stress oxydant. Les performances de ces dispositifs ont été évaluées dans des solutions modèles, par comparaison aux résultats obtenus avec des microélectrodes de fabrication manuelle traditionnelle et directement à la surface de la peau.

La fiabilité et la disponibilité des systèmes de gestion de l'énergie sont les conditions de base pour la généralisation de solutions électriques dans de nombreuses applications. Les dispositifs de puissance doivent être performants non seulement en régime normal, mais aussi en régimes extrêmes, par exemple lors des courts-circuits. Pour cela, les interrupteurs de puissance sont associés de façon discrète à des systèmes de détection et de protection. Une solution pour améliorer la fiabilité des dispositifs consiste à intégrer monolithiquement, au sein d'une même puce, l'interrupteur et les fonctions de détection et de protection. Ces dispositifs intégrés exploitent les interactions électriques qui apparaissent dans la puce pour détecter la défaillance et ainsi la stopper. L'interrupteur de puissance est ainsi protégé et se remet en conduction une fois la défaillance corrigée. Les composants de puissance seront ainsi capables de se protéger lors d'une défaillance. L'objectif de cette thèse est de proposer des solutions d'intégration de fonctions de protection et de diagnostic rapprochées avec les dispositifs IGBT afin d'augmenter la fiabilité et la disponibilité des systèmes de puissance. Les fonctions de protection sur lesquelles nous nous sommes focalisés sont le miroir de courant ("Sense") et le capteur d'anode ("Capteur de Tension d'Anode") pour détecter les courts-circuits. Ces deux capteurs ont été étudiés à l'aide de simulation 2D puis réalisés technologiquement. Un circuit de détection et de protection des IGBT contre les courts-circuits, comprenant le capteur de tension d'anode intégré monolithiquement, est proposé et simulé. Les tests électriques des capteurs en mode statique permettent de mieux comprendre leur comportement. Enfin, l'interrupteur IGBT associé à ses fonctions de détection et de protection est testé de manière discrète dans un circuit de commutation en condition de court-circuit afin de valider le fonctionnement.

Les progrès réalisés par les filières silicium durant la dernière décennie ont rendu leur utilisation possible pour les bandes de fréquences millimétriques dépassant les 100 GHz, autrefois réservées aux technologies III-V. En outre, les fortes densités d'intégration qui caractérisent les filières silicium permettent d'envisager des systèmes complexes sur une seule puce, ce qui n'était pas possible auparavant avec les technologies III-V. Dans cette thèse, la faisabilité d'une conversion en fréquence directe à partir d'un signal impulsionnel en bande W est évaluée au travers de l'exemple d'un radar automobile impulsionnel doté d'une capacité de communication inter-véhicules. Actuellement, le mélangeur passif représente le meilleur choix pour entrer dans la constitution d'un récepteur à conversion directe grâce à l'absence de bruit en 1/f de cette topologie. Ce mélangeur emploie des transistors NMOS dans les filières technologiques à base de silicium. Parmi ses avantages, il faut souligner sa grande linéarité doublée d'un faible facteur de bruit, qui est par ailleurs égal aux pertes de conversion du mélangeur. Bien que largement employé dans les applications de type " low-power " aux fréquences RF ne dépassant pas quelques GHz, les limites de fréquence de cette topologie ne sont pas clairement définies. Une première partie de ce travail a consisté à évaluer la faisabilité de cette topologie en bande W en se basant sur une filière technologique 0,13 um SiGe BiCMOS. L'effet de la géométrie du transistor NMOS sur les performances obtenues est largement discuté concernant les pertes de conversion et la linéarité. Ces résultats sont ensuite exploités pour concevoir un convertisseur de fréquence centré sur une fréquence de 79 GHz en incluant les amplificateurs permettant de contrôler le mélangeur de manière optimale sur ses trois accès RF, OL et FI. Pour extraire les principales caractéristiques de ce circuit que sont le gain de conversion, le point de compression et le facteur de bruit, un banc de mesure complet décrit en dernière partie a dû être développé. Les résultats expérimentaux obtenus font état d'un fonctionnement à l'état de l'art, avec un gain de conversion de 14,5 dB à la fréquence optimale centrée sur 76 GHz , un facteur de bruit en bande double de 6,3 dB et un point de compression en sortie de -10 dBm. Ces résultats, relativement proches des simulations, valident l'ensemble de la démarche employée.

L'interface homme / machine a entraîné de nombreuses recherches en biotechnologie. Une partie de ces recherches portent sur les interconnexions cerveau / machine. En effet, le cerveau dispose de nombreuses connexions cérébrales par le biais de neurones. Ces neurones communiquent entre eux et propagent l'information grâce à un signal bio-électrique appelé potentiel d'action. L'objectif de ma thèse de doctorat est de mesurer ce signal à l'aide de transistors ionosensibles à effet de champ (Ion Sensitive Field Effect Transistor ISFET). Le procédé ISFET a été modifié pour obtenir un nouveau type de capteur baptisé NeuroFET. Les puces contenant les NeuroFETs ont entièrement été fabriquées au sein de la salle blanche du LAAS. La croissance des neurites doit être ensuite orientée pour que celles-ci passent sur les grilles des NeuroFETs. Pour se faire, nous avons choisi de les contraindre mécaniquement à l'aide de canaux microfabriqués en résine SU-8. Après avoir testé différentes méthodes non concluantes, nous avons développé notre propre technique basée sur la photolithographie par projection. En modifiant les paramètres de focalisation et d'exposition, il a été possible d'obtenir des canaux en forme d'arcs brisés en une seule insolation. Grâce à cette méthode nommée " SU-8 3D", nous avons finalement réalisé des réseaux de microcanaux biocompatibles en SU-8 en vue d'analyses neuronales. Notre partenariat avec l'Institut de la Vision à Paris, nous a permis d'utiliser ce réseau de canaux afin d'orienter la croissance des neurites. La puce NeuroFET a été mise en boitier sur un circuit imprimé, isolée électriquement et recouverte d'un cône de culture permettant la culture neuronale à l'échelle de la puce individuelle. Les potentiels d'actions des neurones de rétine de rat n'étant pas assez important pour être mesuré à partir de l'électronique développée, nous avons utilisé des neurones d'escargots d'eau Lymnaea Stagnalis. Après trois jours de culture, nous avons appliqué aux cellules un cycle de différentes toxines permettant d'alterner le déclanchement de potentiels d'actions spontanés et l'état de repos. Ce cycle nous a permis d'observer une activité neuronale et ainsi de valider le bon fonctionnement du système.

This dissertation summarises my research activities in the field of Ion Implantation-Induced extended defects and of their impact on the properties of Ultra-Shallow source/drain junctions (USJs) in miniaturized MOS transistors. The most common method for the fabrication of source/drain regions consists in the localized doping of the substrate material by ion implantation, followed by thermal annealing to achieve electrical activation. The major problem related to the use of ion implantation is the formation of various defect types resulting from the precipitation of the large amounts of interstitials and vacancies generated during the implantation process and their interaction with dopant atoms during annealing. The various complex interactions between the defects and the implanted dopants are at the origin of the diffusion and activation anomalies that represent the major obstacles to the fabrication of USJs satisfying the ITRS requirements. The main results of my work will be presented in three parts. The first part is dedicated to the fundamental studies on the formation and evolution of implant-induced defects and on their impact on transient enhanced diffusion (TED). These studies contributed (i) to provide a unified description of implantation-induced defect evolution, explaining why, depending on the implant and annealing conditions, a given defect type is formed, dissolves during annealing or transforms into a larger defect with different crystallographic characteristics and (ii) to improve the existing models by extending them to all defect families, including a correct TED dependence on the defects' size distributions. In the second part, I will focus on the defect-dopant interactions causing dopant activation anomalies, due to their impact on the active dose and is some cases, also on the carrier mobility. In the case of p+-n junctions formed by Boron implantation, these anomalies are due to the formation of small Boron-Interstitial Clusters (BICs), which will be at the centre of all the studies presented in this part. Other investigated defect-dopant interactions include the formation of Fluorine-related Si interstitial traps, used to reduce both B Transient Enhanced Diffusion and dopant deactivation, and the dopant trapping by implantation-induced defects. The progressive introduction of advanced processes and materials in the semiconductor industry during the last decade raised some specific questions related to the fabrication of USJs, including the formation of implant-induced defects during ultra-fast annealing, their evolution in the presence of the buried Si-SIO2 interface in SOI materials or the Boron activation stability in Germanium. We will address these issues in the third part of this presentation. Due to the increased difficulties to maintain the MOS miniaturization pace (as well as to the approaching of its physical limits), the general context of the MOS-related research domain has largely evolved over the last years. On the one hand, the continuous optimisation of advanced doping and annealing schemes for the fabrication of USJs will therefore have to deal with the increasingly important requirement of reducing power consumption in future device generations. On the other hand, the years 2000s have seen the emergence of the so-called "More-than-More" domain, consisting in the addition of novel functionalities to electronic devices based on (or derived from) Silicon MOS technology. The perspectives of my research activity within this "extended-CMOS" context will finally be presented at the end of the presentation.

Le développement récent en micro- et nano-technologies (dans des domaines tels que l'horlogerie, l'électronique, l'optique, le biomédical, . . .) a créé un fort besoin concernant des systèmes capables de manipuler et d'assembler des objets de plus en plus petits. La conception de stations robotisées, capables de manipuler des micro-objets, s'est multipliée à travers le monde, faisant intervenir des actionneurs de haute résolution adaptés au micromonde, ainsi que de nombreux capteurs. Ce mémoire ouvre une nouvelle voie pour le développement de robots de micromanipulation. Il présente la conception, la modélisation, la fabrication et la commande d'un nouveau concept de microrobot, le DiMiBot (Digital MicroroBot). Il s'agit du premier microrobot numérique - inspiré de l'électronique numérique - qui fait intervenir des actionneurs binaires pour générer un déplacement discret d'une grande précision sans nécessiter de capteur (en boucle ouverte). Ces actionneurs binaires extrêmement répétables et robustes (les modules bistables), assurent chacun un déplacement précis de 25 μm. Ils sont associés de manière monolithique à une architecture robotique parallèle flexible, assurant la génération d'un espace de travail discret, dont les 2N (N est le nombre de modules bistables utilisés au sein du DiMiBot) positions distincts atteignables sont parfaitement stables, répétables et robustes mécaniquement. Elles sont réparties de manière homogène dans un carré de10,5 μm de côté. La microfabrication du premier prototype de microrobot numérique en silicium - faisant suite à un dimensionnement minutieux en éléments finis - a été réalisé au sein de la salle blanche MIMENTO de l'institut FEMTO-ST. Ce DiMiBot possédant 4 modules bistables assure une résolution de 3,5 μm pour une répétable de chacune des 16 positions atteignables de 90 nm.

Avec la miniaturisation continue des circuits intégrés et le remplacement de l'oxyde de silicium par des diélectriques low-k poreux à base de SiOCH, la fiabilité des circuits microélectroniques a été fortement compromise. Il est aujourd'hui extrêmement important de mieux appréhender les mécanismes de dégradation au sein de ces matériaux afin de réaliser une estimation précise de leur durée de vie. Dans ce contexte, ces travaux de thèse ont consisté à étudier les mécanismes de dégradation au sein du diélectrique afin de proposer un modèle de durée de vie plus pertinent. Par une étude statistique du temps à la défaillance sous différents types de stress électrique, un mécanisme de génération des défauts par impact est mis en évidence. En l'associant au mécanisme de conduction au sein du diélectrique, il a été possible de développer un modèle de durée de vie cohérent pour les interconnexions permettant une estimation de la durée de vie plus fiable que les modèles de la littérature. L'impact du piégeage de charges dans le diélectrique a ensuite été analysé grâce à ce modèle.