As CMOS device sizes shrink, the channel electric field becomes higher and the hot carrier (HC) effect becomes more significant. When the oxide is scaled down to less than 3 nm, gate oxide breakdown (BD) often takes place. As a result, oxide trapping and interface generation cause long term performance drift and related reliability problems in devices and circuits. The RF front-end circuits include low noise amplifier (LNA), local oscillator (LO) and mixer. It is desirable for a LNA to achieve high gain with low noise figure, a LO to generate low noise signal with sufficient output power, wide tuning range, and high stability, and a mixer to up-convert or down-convert the signal with good linearity. However, the RF front-end circuit performance is very sensitive to the variation of device parameters. The experimental results show that device performance is degraded significantly subject to HC stress and BD. Therefore, RF front-end performance is degraded by HC and BD effects. With scaling and increasing chip power dissipation, operating temperatures for device have also been increasing. Another reliability concern, which is the negative bias temperature instability (NBTI) caused by the interface traps under high temperature and negative gate voltage bias, arises when the operation temperature of devices increases. NBTI has received much attention in recent year and it is found that NIT is present for all stress conditions and NOT is found to occur at high VG. Therefore, the probability of BD in pMOSFET increases with temperature since trapped charges during the NBTI process increase, thus resulting in percolation, a main cause of oxide degradation. The above effects can cause significant degradations in transistors, thus leading to the shifts of RF performance. This dissertation focuses on the following aspects: (1) RF performance degradation in nMOSFET and pMOSFET due to hot carrier and soft breakdown effects are examined experimentally and will be used for circuit application in the future. (2) A modeling method to analyze the gate oxide breakdown effects on RF nMOSFET has been proposed. The device performance drifts due to gate oxide breakdown are examined, breakdown spot resistance and total gate capacitance are extracted before and after stress for 0.16 um CMOS technology. (3) LC voltage controlled oscillator (VCO) performance degradation due to gate oxide breakdown effect is evaluated. (4) NBTI, HCI and BD combined effects on RF performance degradation are investigated. A physical picture illustrating the NBTI induced BD process is presented. A model to evaluate the time-to-failure (TTF) during NBTI is developed. DCIV method is used to extract the densities of NIT and NOT. Measurements show that there is direct correlation between the steplike increase in the gate current and the oxide-trapped charge (NOT). However, Breakdown has nothing to do with interface traps (NIT). (5) It is found that the degradation due to NSH stress is more severe than that of NS stress at high temperature. A model aiming to evaluate the stress-induced degradation is also developed.

MOS current mode logic (MCML) offers low noise digital circuits that reduce noise that can cripple analog components in mixed-signal integrated circuits, when compared to CMOS digital circuits. An MCML standard cell library was developed for the Cadence Virtuoso Integrated Circuit (IC) design software that gives IC designers the ability to design complex, low noise digital circuits for use in mixed-signal and noise sensitive systems at a high level of abstraction, allowing them to get superior products to market faster than competitors. The MCML standard cell library developed and presented here allows for fast development of mixed signal circuits by providing quiet digital building block gates that reduce the simultaneous switching noise (SSN) by an order of magnitude over conventional CMOS based designs [3]. This thesis project developed the following digital gates in MCML as a standard cell library for general-purpose low noise and very low noise applications: inverter, buffer, NAND, AND, NOR, OR, XOR, NXOR, 2:1 MUX, CMOS to MCML, MCML to CMOS, and double edge triggered flip-flop (DETFF).

Scope and contents: The static and dynamic electrical characteristics of silicon n-channel MOS FETs are studied down to cryogenic temperatures. Particular emphasis is directed towards the effect of interface states on the temperature dependence of both the pinch-off voltage and 1/f noise. / No abstract included. / Thesis / Master of Engineering (MEngr)

No description available.

No description available.

No description available.

No description available.

This project will be based in an objective and as well as subjective study related to Quality of Experience in a video conference application, appear.in. Indeed the study puts emphasis on finding possible correlations between Quality of Service parameters, that in the study are represented by some of the most meaningful network parameters, and contextual parameters with Quality of Experience. To achieve this the study was based in two different scenarios using two test environments. One is based on having an all free test and the other conducted in a created test-bad for monitoring and altering network parameters to see how user respond to the changes. Both scenarios were accompanied by a survey that provided useful information about the subjective perception of different individuals that took part in the testing phase.The project is divided in two phases where we set up the required environments for the test and then we process results to find correlation between the above mentioned parameters.In the end of the project all the results and the conclusions are presented providing a clearer view for what was done. The project itself might represent a good foundation to be used in the future for other studies related to video conferencing application.

Les applications exigeant des très nombreuses données (médias sociaux, diffusion vidéo en continu, mégadonnées, etc.) se développent à un rythme rapide, ce qui nécessite de plus en plus de liaisons optiques ultra-rapides. Ceci implique le développment des transmetteurs optiques intégrés et à bas coût et plus particulirement en photonique sur silicium en raison de ses avantages par rapport aux autres technologies (LiNbO3 et InP), tel que la compatibilité avec le procédé de fabrication CMOS. Les modulateurs optoélectronique sont un élément essentiel dans la communication op-tique. Beaucoup de travaux de recherche sont consacrées au développement de dispositifs optiques haut débit efficaces. Cependant, la conception de modulateurs en photonique sur sili-cium (SiP) haut débit est diffcile, principalement en raison de l'absence d'effet électro-optique intrinsèque dans le silicium. De nouvelles approches et de architectures plus performances doivent être développées afin de satisfaire aux critères réliés au système d'une liaison optique aux paramètres de conception au niveau du dispositif integré. En outre, la co-conception de circuits integrés photoniques sur silicium et CMOS est cruciale pour atteindre tout le potentiel de la technologie de photonique sur silicium. Ainsi cette thèse aborde les défits susmentionnés. Dans notre première contribution, nous préesentons pour la première fois un émetteur phononique sur silicium PAM-4 sans utiliser un convertisseur numérique analog (DAC)qui comprend un modulateur Mach Zehnder à électrodes segmentées SiP (LES-MZM) implémenté dans un procédé photonique sur silicium générique avec jonction PN latérale et son conducteur CMOS intégré. Des débits allant jusqu'à 38 Gb/s/chnnel sont obtenus sans utili-ser un convertisseur numérique-analogique externe. Nous présentons également une nouvelle procédure de génération de délai dans le excitateur de MOS complémentaire. Un effet, un délai robuste aussi petit que 7 ps est généré entre les canaux de conduite. Dans notre deuxième contribution, nous présentons pour la première fois un nouveau fac-teur de mérite (FDM) pour les modulateurs SiP qui inclut non seulement la perte optique et l'efficacité (comme les FDMs précédents), mais aussi la bande passante électro-optique du modulateur SiP (BWEO). Ce nouveau FDM peut faire correspondre les paramètres de conception physique du modulateur SiP à ses critères de performance au niveau du système, facilitant à la fois la conception du dispositif optique et l'optimisation du système. Pour la première fois nous définissons et utilisons la pénalité de puissance du modulateur (MPP) induite par le modulateur SiP pour étudier la dégradation des performances au niveau du système induite par le modulateur SiP dans une communication à base de modulation d'amplitude d'impulsion optique. Nous avons développé l'équation pour MPP qui inclut les facteurs de limitation du modulateur (perte optique, taux d'extinction limité et limitation de la bande passante électro-optique). Enfin, dans notre troisième contribution, une nouvelle méthodologie de conception pour les modulateurs en SiP intégré à haute débit est présentée. La nouvelle approche est basée sur la minimisation de la MPP SiP en optimisant l'architecture du modulateur et le point de fonctionnement. Pour ce processus, une conception en longueur unitaire du modulateur Mach Zehnder (MZM) peut être optimisée en suivant les spécifications du procédé de fabrication et les règles de conception. Cependant, la longueur et la tension de biais du d'éphaseur doivent être optimisées ensemble (par exemple selon vitesse de transmission et format de modulation). Pour vérifier l'approche d'optimisation proposée expérimentale mont, a conçu un modulateur photonique sur silicium en phase / quadrature de phase (IQ) ciblant le format de modulation 16-QAM à 60 Gigabaud. Les résultats expérimentaux prouvent la fiabilité de la méthodologie proposée. D'ailleurs, nous avons augmenté la vitesse de transmission jusqu'à 70 Gigabaud pour tester la limite de débit au système. Une transmission de données dos à dos avec des débits binaires de plus de 233 Gigabit/s/channel est observée. Cette méthodologie de conception ouvre ainsi la voie à la conception de la prochaine génération d'émetteurs intégrés à double polarisation 400+ Gigabit/s/channel. / Data-hungry applications (social media, video streaming, big data, etc.) are expanding at a fast pace, growing demand for ultra-fast optical links. This driving force reveals need for low-cost, integrated optical transmitters and pushes research in silicon photonics because of its advantages over other platforms (i.e. LiNbO3 and InP), such as compatibility with CMOS fabrication processes, the ability of on-chip polarization manipulation, and cost effciency. Electro-optic modulators are an essential component of optical communication links and immense research is dedicated to developing effcient high-bitrate devices. However, the design of high-capacity Silicon Photonics (SiP) transmitters is challenging, mainly due to lack of inherent electro-optic effect in silicon. New design methodologies and performance merits have to be developed in order to map the system-level criteria of an optical link to the design parameters in device-level. In addition, co-design of silicon photonics and CMOS integrated circuits is crucial to reveal the full potential of silicon photonics. This thesis addresses the aforementioned challenges. In our frst contribution, for the frst time we present a DAC-less PAM-4 silicon photonic transmitter that includes a SiP lumped-element segmented-electrode Mach Zehnder modula-tor (LES-MZM) implemented in a generic silicon photonic process with lateral p-n junction and its co-designed CMOS driver. Using post processing, bitrates up to 38 Gb/s/channel are achieved without using an external digital to analog converter. We also presents a novel delay generation procedure in the CMOS driver. A robust delay as small as 7 ps is generated between the driving channels. In our second contribution, for the frst time we present a new figure of merit (FOM) for SiP modulators that includes not only the optical loss and effciency (like the prior FOMs), but also the SiP modulator electro-optic bandwidth ( BWEO). This new FOM can map SiP modulator physical design parameters to its system-level performance criteria, facilitating both device design and system optimization. For the frst time we define and employ the modulator power penalty (MPP) induced by the SiP modulator to study the system level performance degradation induced by SiP modulator in an optical pulse amplitude modulation link. We develope a closed-form equation for MPP that includes the SiP modulator limiting factors (optical loss, limited extinction ratio and electro-optic bandwidth limitation). Finally in our third contribution, we present a novel design methodology for integrated high capacity SiP modulators. The new approach is based on minimizing the power penalty of a SiP modulator (MPP) by optimizing modulator design and bias point. For the given process, a unit-length design of Mach Zehnder modulator (MZM) can be optimized following the process specifications and design rules. However, the length and the bias voltage of the phase shifter must be optimized together in a system context (e.g., baud rate and modulation format). Moreover, to verify the proposed optimization approach in experiment, we design an in-phase/quadrature-phase (IQ) silicon photonic modulator targeting 16-QAM modulation format at 60 Gbaud. Experimental results proves the reliability of our proposed methodology. We further push the baud rate up to 70 Gbaud to examine the capacity boundary of the device. Back to back data transmission with bitrates more than 233 Gb/s/channel are captured. This design methodology paves the way for designing the next generation of integrated dual- polarization 400+ Gb/s/channel transmitters.

L’enregistrement des données de neurones a connu d’énormes progrès au cours des dernières années ; il aide à diagnostiquer les maladies à l’intérieur du cerveau comme la maladie de Parkinson et la dépression clinique. Un grand nombre de patients atteints de Parkinson utilisent un implant neuronal pour réduire les tumeurs et le mouvement rigide. Afin de contrôler le mouvement, une petite électrode est placée sur le cerveau pour réduire et même éliminer les symptômes de Parkinson au moment où une simulation électrique arrive. Le système d’enregistrement de données de neurones exige un lien complet. En utilisant des microélectrodes, on prend les données provenant des neurones dans le cerveau, on les convertis en données numériques et ensuite on transmet ces données numérisées en utilisant une liaison sans fil. Dans ce travail, nous nous concentrons sur l’envoi de données de neurones à partir d’un dispositif implanté à travers la peau en utilisant la lumière. Il y’a différentes façons de transmettre les données sans fil, soit avec antenne, soit avec un émetteur optique ; nous discutons à propos de ces méthodes dans le chapitre de la revue de la littérature. Nous avons choisi de travailler avec Émettant VCSEL ou Vertical Cavity Surface lasers ; une diode laser spécialisée avec une meilleure efficacité et une vitesse élevée par rapport à d’autres dispositifs optiques. La première partie de la recherche était d’étudier la meilleure façon de transmettre des données à travers la peau humaine, le mode de transmission et les propriétés du milieu à travers lequel la lumière se propage. Après avoir choisi le mode de transmission, nous avons conçu un lien intégré en utilisant la technologie de 0,18 um CMOS. Ce lien intégré est constitué de deux parties, du côté de l’émetteur, qui est un moteur apte à entraîner le VCSEL avec un dB bande passante à 3 de 1,3 GHz et une faible consommation de puissance de 12 mW, et un côté récepteur qui se compose d’une photodiode reliée à un VCSEL CMOS amplificateur d’adaptation d’impédance à gain élevé (90 dB) et haute vitesse de (250 Mbps). La deuxième partie était de construire une liaison optique discrète avec des composants à faible coût commercial, donc nous avons conçu deux PCB (Printed Circuit Board) pour le côté émetteur ainsi que le côté récepteur, et nous avons conçu un système mécanique pour aligner l’émetteur et la photodiode. Nous avons ensuite testé notre liaison optique, ce qui a démontré la capacité de transmettre des données par le biais de 3 mm de tissu de porc à un débit binaire de 20 Mbps avec une faible consommation d’énergie de 3MWen utilisant OOK (On Off Keying) la transmission de données, et enfin nous avons fait une comparaison entre nos résultats et d’autres oeuvres. / Neural data recording has seen huge progress during the past few years; it helps for diagnosing diseases inside the brain like Parkinson disease and clinical depression. A big number of Parkinson’s patients use a neural implant to lessen tumors and rigid movement. A small electrode will be placed on the brain. It helps to control motion and when an electrical simulation happens, it helps reduce and even eliminate Parkinson symptoms. The neural data recording system requires a complete link starting by recording neural data using electrodes, convert this data onto digital data and transmit the digitized data using a wireless link. In this work we are focusing on sending neural data from an implanted device through the skin using light. There are different ways to transmit data wirelessly with either antenna or with an optical transmitter; we discuss about those methods in the literature review chapter. We choose to work with VCSEL or Vertical Cavity Surface Emitting Lasers; a specialized laser diode with improved efficiency and high speed compared to other optical devices. The first part of the research was to study the best way to transmit data through the human skin, the method of transmission and the properties of the medium through which the light will propagate. After choosing the method of transmission, we designed an integrated link using 0.18 um CMOS technology. This integrated link consists of two parts, the transmitter side which is a VCSEL driver able to drive the VCSEL with a 3 dB bandwidth of 1.3 GHz and low power-consumption of 12 mW, and a receiver side that consists of a photodiode connected to a CMOS transimpedance amplifier with high gain (90 dB) and high speed of (250 Mbps). The second part was to build a discrete optical link with commercial low cost components, so we designed two PCBs (Printed Circuit Board) for the transmitter and receiver side, and we designed a mechanical system to align the transmitter and the photodiode. We then tested our optical link, and it demonstrated the capability to transmit data through 3 mm of pork tissue at a bit-rate of 20 Mbps with low power consumption of 3 mW using OOK (On Off Keying) data transmission, and finally we did a comparison between our results and other works.