As the number of processor cores on a chip increases with the advance of CMOS technology, there has been a growing need of more efficient Network-on-Chip (NoC) design since communication delay has become a major bottleneck in large-scale multicore systems. In designing efficient input buffers of NoC routers for better performance and power efficiency, Spin-Torque Transfer Magnetic RAM (STT-MRAM) is regarded as a promising solution due to its nature of high density and near-zero leakage power. Previous work that adopts STT-MRAM in designing NoC router input buffer shows a limitation in minimizing the overhead of power consumption, even though it succeeds to some degree in achieving high network throughput by the use of SRAM to hide the long write latency of STT-MRAM. In this thesis, we propose a novel input buffer design that depends solely on STT-MRAM without the need of SRAM to maximize the benefits of low leakage power and area efficiency inherent in STT-MRAM. In addition, we introduce power-efficient buffer refreshing schemes synergized with age-based switch arbitration that gives higher priority to older flits to remove unnecessary refreshing operations. On an average, we observed throughput improvements of 16% on synthetic workloads and benchmarks.

Network-on-Chip (NoC) is a de facto inter-core communication infrastructure for future Chip Multiprocessors (CMPs). NoC should be designed to provide both low latency and high bandwidth considering limited on-chip power and area budgets. The use of a high density and low leakage memory, Spin-Torque Transfer Magnetic RAM (STT-MRAM), in NoC routers has been proposed as it increases network throughput by providing more buffer capacities with the same die footprint. However, the inevitable use of SRAM to hide the long write latencies of STT-MRAM sacrifices buffer area and also wastes significant leakage and dynamic power in migrating flits between the disparate memories. In this thesis, the first NoC router designs that use only STT-MRAM is proposed. This allows for a much larger buffer space with the least power consumptions. To overcome the multi-cycle writes, a multi-banked STT-MRAM buffer is employed, which is a logically divided virtual channel where every incoming flit is seamlessly pipelined to each bank alternately every clock cycle simple latches inside the router links. Our STT-MRAM has aggressively reduced retention time, resulting in a significant reduction in latency and power overheads of write operations. We observe flit losses in our STT-MRAM buffer, and propose cost-efficient dynamic buffer refresh schemes to minimize unnecessary refreshes with minimum hardware overheads. Simulation results show that our STT-MRAM NoC router enhances the throughput by 21.6% and achieves 61% savings in dynamic power and 18% savings in total router power, respectively compared to a conventional SRAM based NoC router of same area.

La MRAM est une technologie de mémoire non-volatile émergente, elle a la particularité de stocker les données sous forme d’orientations de moments magnétiques. Ses performances sont intéressantes et surpassent les technologies actuelles sur plusieurs aspects. Crocus Technology développe une nouvelle génération de MRAM, les TAS-MRAM (pour ThermallyAssistedSwitching MRAM). Ces MRAM ont la particularité d’effectuer les opérations d’écritures à hautes températures, améliorant ainsi la consommation électrique et facilitant sa réduction d’échelle. Les TAS-MRAM sont développées pour des applications sécuritaires ou critiques, cependant la technologie MRAM utilise des principes physiques liés aux interactions magnétiques qui sont relativement peu étudiés en termes de sécurité du composant.L’objet du travail de cette thèse est d’évaluer les potentielles faiblesses de sécurité pour cette technologie. En particulier la capacité des MRAM à garantir l’intégrité et la confidentialité des informations qui sont stockées a été étudiée. Ce travail est divisé en deux parties, une première partie est consacrée à l’analyse de la résistance des MRAM aux attaques physiques avec un focus tout particulier sur l’étude des effets des champs magnétiques sur l’écriture, la lecture et la rétention des données ainsi que les différentes solutions envisagées pour réduire ces effets. Une étude des effets de la température a également été réalisée. L’autre partie du travail porte sur l’étude des émissions électromagnétiques et l’analyse de plusieurs méthodes pour retrouver le poids de Hamming des données manipulées par la mémoire et de ce fait en extraire de potentiels secrets ou données sensibles. / MRAM (magnetoresistive RAM) is an emergent non-volatile memory technology; it has the particularity to store data in magnetic moments orientations. It has very interesting characteristics that overwhelm mature technologies on several points. Crocus Technology is developing a new MRAM technology called TAS-MRAM (for Thermally Assisted Switching). During write operations, this new MRAM technology uses a current to heat the memory cell. This reduces the power consumption and makes scalability easier. TAS-MRAM are developed for secure or critical applications but this technology relies on spintronic, a field of physics not much studied for electronics security.This work aims to evaluate potential security weaknesses of this technology. More specifically the memory capacity to guarantee data confidentiality was studied. This work was divided in two parts; one part is dedicated to the analysis of MRAM resistance against physical perturbations, with a special focus on magnetic fields (both static and pulsed) effects on read and write operations as well as their effects on data retention. Various methods to reduce these effects were tested and compared. The effect of high temperature was also studied.The second part focuses on the analysis of electromagnetic emissions of the MRAM components during its operations. Methods to retrieve the Hamming weight of data written in the memory are exposed and compared.

For many decades, the revolution in semiconductor industry has continuously been powered by the successful down scaling of complementary metal-oxide semiconductor (CMOS) technology to produce integrated circuits with improved performance at lower cost. However, current charge-based CMOS technology is already approaching physical limits and, thus, encounters a number of technological challenges. Spintronics is an emerging and rapidly evolving research field that has a great potential to overcome these challenges confronting CMOS by introducing the electron spin, in addition to electron charge, as an extra degree of freedom. Traditional spintronic devices are based on the alignment of spins in magnetic layers, manipulated by spin-polarized currents. Thus, employing the non-volatile nature of layer magnetization and its direction to represent the bit state, spintronics provides power-efficient devices that are attractive for memory and logic applications. Magnetoresistive random access memory (MRAM) is one of the most essential applications of spin based electronics, which has already been recognized as the leading candidate for future universal memory. MRAM cells use spin-based magnetic tunnel junctions (MTJs) as the fundamental storage blocks. These conventional MTJs employ the use of magnetic elements with a single axis of magnetization, which provide two resistance states, capable of storing one bit of information. Enhancing the memory density is one of the major challenges encountered by MRAM industry, as the straightforward approach of reducing the magnetic bit size is unfeasible with magnetic devices due to intrinsic superparamagnetism effects. In this thesis, we propose increasing the bit density in MRAM by implementing shape anisotropy induced multistate MTJs. By patterning the free ferromagnetic layer of MTJs in the shape of four intersecting ellipses we achieve four in-plane stable axes of magnetization, capable of providing eight resistance states in total, the switching between which is performed by spin-orbit torques (SOT) in spin Hall metals (SHM). We initially verify the proposed concept with micromagnetic simulations followed by fabrication and, consequent, room temperature characterization of the first experimental prototypes.

Understanding magnetization reversal is very important in designing high density and high data transfer rate recording media. This research has been motivated by interest in developing new nonvolatile data storage solutions as magnetic random access memories - MRAMs. This dissertation is intended to provide a theoretical analysis of static and dynamic magnetization switching of magnetic systems within the framework of critical curve (CC). Based on the time scale involved, a quasi-static or dynamic CC approach is used. The static magnetization switching can be elegantly described using the concept of critical curves. The critical curves of simple uncoupled films used in MRAM are discussed. We propose a new sensitive method for CC determination of 2D magnetic systems. This method is validated experimentally by measuring experimental critical curves of a series of Co/SiO2 multilayers systems. The dynamics switching is studied using the Landau-Lifshitz-Gilbert (LLG) equation of motion. The switching diagram so-called dynamic critical curve of Stonerlike particles subject to short magnetic field pulses is presented, giving useful information for optimizing field pulse parameters in order to make ultrafast and stable switching possible. For the first time, the dynamic critical curves (dCCs) for synthetic antiferromagnet (SAF) structures are introduced in this work. Comparing with CC, which are currently used for studying the switching in toggle MRAM, dCCs show the consistent switching and bring more useful information on the speed of magnetization reversal. Based on dCCs, better understanding of the switching diagram of toggle MRAM following toggle writing scheme can be achieved. The dynamic switching triggered by spin torque transfer in spin-torque MRAM cell has been also derived in this dissertation. We have studied the magnetization's dynamics properties as a function of applied current pulse amplitude, shape, and also as a function of the Gilbert damping constant. The great important result has been obtained is that, the boundary between switching/non-switching regions is not smooth but having a seashell spiral fringes. The influence of thermal fluctuation on the switching behavior is also discussed in this work.

De nos jours, des efforts majeurs pour la conception de systèmes sur puces performants et efficaces énergétiquement sont en cours. Le déclin de la loi de Moore au début du XX e siècle a poussé les concepteurs à augmenter le nombre de cœurs par processeur pour continuer d’améliorer les performances. En conséquence, la surface de silicium occupée par les mémoires caches a augmentée. La finesse de gravure toujours plus petite a également fait augmenter le courant de fuite des transistors CMOS. Ainsi, la consommation énergétique des mémoires occupe une part de plus en plus importante dans la consommation globale des puces. Pour diminuer cette consommation, de nouvelles technologies de mémoires émergent depuis une dizaine d’années : les mémoires non volatiles (NVM). Ces mémoires ont la particularité d’avoir un courant de fuite très faible comparé aux technologies CMOS classiques. De fait, leur utilisation dans une architecture permettrait de diminuer la consommation globale de la hiérarchie de caches. Cependant, ces technologies souffrent de latences d’accès plus élevées que la SRAM, de coûts énergétiques d’accès plus importants et d’une durée de vie limitée. Leur intégration à des systèmes sur puces nécessite de continuer à rechercher des solutions. Cette thèse cherche à évaluer l’impact d’un changement de technologie dans la hiérarchie de caches.Plus spécifiquement, elle s’intéresse au cache de dernier niveau (LLC) et la technologie non volatile considérée est la STT-MRAM. Nos travaux adoptent un point de vue architectural dans lequel une modification de la technologie n’est pas retenue. Nous cherchons alors à intégrer les caractéristiques différentes de la STT-MRAM lors de la conception de la hiérarchie mémoire. Une première étude a permis de mettre en place un cadre d’exploration architectural pour des systèmes contenant des mémoires émergentes. Une seconde étude sur les optimisations architecturales au niveau du LLC a été menée pour identifier quelles sont les opportunités d’intégration de la STT-MRAM. Le but est d’améliorer l’efficacité énergétique tout en atténuant les pénalités d’accès dues aux fortes latences de cette technologie. / Today, intensive efforts to design energy-efficient and high-performance systems-on-chip (SoCs) are underway. Moore’s end in the early 20 th century pushed designers to increase the number of core per processor to continue to improve the performance. As a result, the silicon area occupied by cache memories has increased. The ever smaller technology node also increased the leakage current of CMOS transistors. Thus, the energy consumption of memories represents an increasingly important part in the overall consumption of chips.To reduce this energy consumption, new memory technologies have emerged overthe past decade : non-volatile memories (NVM). These memories have the particularity of having a very low leakage current compared to conventional CMOS technologies. In fact, their use in an architecture would reduce the overall consumption of the cache hierarchy. However, these technologies sufferfrom higher access latencies than SRAM, higher access energy costs and limitedlifetime. Their integration into SoCs requires a continuous research effort.This thesis work aims to evaluate the impact of a change in technology in the cache hierarchy. More specifically, we are interested in the Last-Level Cache(LLC) and we consider the STT-MRAM technology. Our work adopts an architectural point of view in which a modification of the technology is not retained. Then,we try to integrate the different characteristics of the STT-MRAM atarchitectural level when designing the memory hierarchy. A first study set upan architectural exploration framework for systems containing emerging memories. A second study on architectural optimizations at LLC was conducted toidentify opportunities for the integration of STT-MRAM. The goal is to improve energy efficiency while reducing access penalties due to the high latency ofthis technology.

Aujourd'hui, il existe plusieurs façons de développer des circuits microélectroniques adaptés aux applications spatiales qui répondent aux contraintes sévères de l'immunité contre les radiations, que ce soit en termes de technique de conception ou de processus de fabrication. Le but de ce doctorat est d'une part de combiner plusieurs techniques nouvelles de microélectronique pour concevoir des architectures adaptées à ce type d'application et d'autre part, d'incorporer des composants magnétiques non-volatiles intrinsèquement robustes aux rayonnements. Un tel couplage serait tout à fait novateur et profiterait sans précédent, en termes de surface, de consommation, de robustesse et de coût.Contrairement à la conception de circuits synchrones qui reposent sur un signal d'horloge, les circuits asynchrones ont l'avantage d'être plus ou moins insensibles aux variations temporel résultant par exemple des variations du processus de fabrication. En outre, en évitant l'utilisation d'une horloge, les circuits asynchrones ont une consommation d'énergie relativement faible. Les circuits asynchrones sont généralement conçus pour fonctionner en fonction des événements déterminés grâce à un protocole de "poignée de main" spécifique.Pour les applications avioniques et spatiales, il serait souhaitable de fournir un circuit asynchrone rendu robuste contre les effets des radiations. En effet, la présence de particules ionisantes à haute altitude ou dans l'espace peut induire des courants perturbateurs dans des circuits intégrés qui peuvent être suffisants pour provoquer un basculement à l'état binaire maintenu par une ou plusieurs grilles. Cela peut provoquer un dysfonctionnement du circuit, connu dans l'état de l'art en tant que single event upset (SEU). Il a été proposé de fournir un module redondant double (Dual Modular Redundency: DMR) ou un module redondant triple (Tripple Modular Redundcy: TMR) dans une conception de circuit asynchrone afin de fournir une protection contre les radiations. De telles techniques s'appuient sur la duplication du circuit dans le cas de DMR, ou en triplant le circuit dans le cas de TMR, et en détectant une discordance entre les sorties des circuits comme indication de l'apparition d'une SEU.L'intégration de composants non-volatils intrinsèquement robustes, tels que les jonctions de tunnel magnétique (JTM), l'élément principal de la mémoire MRAM, pourrait conduire à de nouvelles façons de retenir les données dans des environnements difficiles. Les dispositifs JTM sont constitués de matériaux ferromagnétiques avec des propriétés magnétiques qui ne sont pas sensibles aux rayonnements. Les données sont stockées sous la forme de la direction de l'aimantation et non sous la forme d'une charge électrique, qui est une propriété essentielle pour les applications spatiales. Il est également largement reconnu dans le domaine de la microélectronique que les circuits intégrés fabriqués sur les substrats SOI (Silicon On Insulator) sont plus robustes aux radiations.Il existe donc un besoin dans l'état de l'art pour un circuit ayant une surface et une consommation d'énergie relativement faibles, et qui permet une récupération après un SEU sans nécessiter de réinitialisation et qui présente des caractéristiques non-volatiles. L'objectif de ce doctorat est de combiner tous les avantages mentionnés ci-dessus en regroupant plusieurs méthodes de conception microélectronique répondant aux contraintes des applications spatiales dans une nouvelle architecture. Un Circuit complet a été imaginé, conçu, simulé et envoyé en fabrication. Ce circuit est composé d'un pipeline asynchrone d'additionneur et d'un test intégré complexe connu sous le nom de BIST (Built In Self Test). Apres fabrication, ce circuit sera testé. Premièrement des tests fonctionnels vont être réalisés, puis des tests sous laser pulsé seront menés ainsi que sous attaques aux ions lourds. / Today, there are several ways to develop microelectronic circuits adapted for space applications that meet the harsh constraints of immunity towards radiation, whether in terms of technical design or manufacturing process. The aim of this doctorate is on the one hand to combine several novel techniques of microelectronics to design architectures adapted to this type of application, and on the other hand to incorporate non-volatile magnetic components inherently robust to radiation. Such an assembly would be quite innovative and would benefit without precedent, in terms of surface, consumption, robustness and cost.In contrast with synchronous circuit designs that rely on a clock signal, asynchronous circuits have the advantage of being more or less insensitive to delay variations resulting for example from variations in the manufacturing process. Furthermore, by avoiding the use of a clock, asynchronous circuits have relatively low power consumption. Asynchronous circuits are generally designed to operate based on events determined using a specific handshake protocol.For aviation and/or spatial applications, it would be desirable to provide an asynchronous circuit that is rendered robust against the effects of radiation. Indeed, the presence of ionising particles at high altitudes or in space can induce currents in integrated circuits that may be enough to cause a flip in the binary state held by one or more gates. This may cause the circuit to malfunction, known in the art as a single event upset (SEU). It has been proposed to provide dual modular redundancy (DMR) or triple modular redundancy (TMR) in an asynchronous circuit design in order to provide radiation protection. Such techniques rely on duplicating the circuit in the case of DMR, or triplicating the circuit in the case of TMR, and detecting a discordance between the outputs of the circuits as an indication of the occurrence of an SEU.The integration of inherently robust non-volatile components, such as Magnetic Tunnel Junctions (MTJ), the main element of MRAM memory, could lead to new ways of data retention in harsh environments. MTJ devices are constituted of ferromagnetic materials with magnetic properties that are not sensitive to radiation. Data is stored in the form of the direction of the magnetisation and not in the form of an electric charge, which is an essential property for space applications. It is also widely recognised in the field of microelectronics that integrated circuits manufactured on SOI (Silicon On Insulator) substrates are more robust to radiation.There is thus a need in the art for a circuit having relatively low surface area and power consumption, and that allows recovery following an SEU without requiring a reset and that has non-volatile characteristics. The objective of this doctorate is to combine all the above mentioned benefits by regrouping several methods of microelectronic design responding to the constraints of space applications into a novel architecture. A complete circuit has been created, designed, simulated, validated and sent to manufacturing in a 28nm FD-SOI process. This circuit is composed of an adder pipeline and a complex BIST (Build In Self Test). When fabricated, this circuit will be tested. First a functional test will be realised, then laser pules attacks will be performed and finally a heavy ions attack campaign.

L'objectif de cette thèse était la modélisation et la démonstration expérimentale des fonctionnalités de lecture et écriture d'une nouvelle structure de mémoire magnétoresistive à accès aléatoire thermiquement assistée, la MRAM autoréférencée. L'empilement magnétique de la MRAM autoréférencée s'obtient à partir de celui de la MRAM thermiquement assistée en retirant la couche antiferromagnétique de référence, remplaçant de ce fait la couche de référence piégée par une couche libre la couche de lecture. En commutant indirectement l'aimantation de la couche de lecture par le biais d'un champ externe, la direction d'aimantation de la couche de stockage piégée, et ainsi le niveau logique stocké, peut être mesuré in-situ. Grace à la possibilité de programmer individuellement les deux couches magnétiques, la MRAM autoréférencée peut être considérée comme une unité logique magnétique, combinant la fonctionnalité mémoire avec la logique comparative dans un même dispositif, ce qui ouvre de nouveau champs d'applications. La fonctionnalité des modes de lecture et d'écriture de la MRAM autoréférencée ont été démontrées expérimentalement sur un premier jeu d'échantillons. Cependant, les champs requis se sont avérés être incompatible avec une application dans un produit industriel fonctionnel. Dans le but d'optimiser les champs requis pour l'écriture et la lecture, un modèle macrospin, inspiré du modèle de Stoner-Wohlfarth de retournement de l'aimantation, a été développé. En introduisant les phénomènes de couplages magnétostatiques, RKKY et d'échange entre matériaux ferromagnetiques et antiferromagnétiques, une forme générale de l'énergie applicable à n'importe quel empilement magnétique MRAM a été obtenue. Un mode d'écriture à basse amplitude de champ, basé sur le couplage magnétostatique entre les couches de lecture et de stockage, a été prédit par le modèle puis démontré expérimentalement sur un nouveau lot d'échantillons. Un excellent accord a été obtenu entre le modèle et les mesures expérimentales. Afin d'étudier la reproductibilité de l'écriture, l'influence de l'activation thermique a été introduite par le calcul des barrières d'énergies reliées aux transitions magnétiques effectuées lors de l'écriture, puis comparée aux mesures expérimentales de la probabilité d'écriture d'un nouveau lot d'échantillons. Une fois encore, un excellent accord a été obtenu entre le modèle et l'expérience. A l'aide du modèle développé et validé, une roadmap définissant les empilements magnétiques permettant de conserver des champs de fonctionnement faible pour des points mémoires jusqu'à 45 nm a été établie. En raison de limitations technologiques fondamentales dans les MRAM commutées par champ, il est apparu indispensable d'augmenter la capacité de stockage individuelle de chaque point mémoire pour atteindre de plus grande densité de stockage. Une nouvelle méthode de stockage angulaire exploitant la mobilité de l'aimantation de la couche de lecture a été explorée. A l'aide du modèle développé précédemment des échantillons adéquat ont été produits et ont permis de démontrer expérimentalement une capacité de stockage allant jusqu'à 4 bits par point mémoire individuel. Cependant, les champs de fonctionnement requis se sont avérés être bien supérieurs à ce qui est compatible avec une application industrielle. A l'aide du modèle, une nouvelle méthode d'écriture a été proposée et a permis d'établir une seconde roadmap vers le nœud technologique de 45 nm. Des structures miroirs à double barrières ont ensuite été étudiées, avec une démonstration expérimentale de faisabilité de leur fabrication, ainsi que de leurs fonctionnalités. Plus particulièrement, un mode d'écriture à faible champ, similaire à celui observé dans les MRAM autoréférencées à simple barrière, a été obtenu. Enfin, l'adaptation du stockage angulaire à ces structures miroirs a été modélisée, aboutissant à la proposition d'une méthode permettant de stocker jusqu'à 8 bits par point mémoire. / The goal of this thesis was to model and demonstrate experimentally the read and write functionalities of a new thermally assisted magnetic random access memory structure, the self-referenced MRAM. The self-referenced MRAM stack is obtained from the thermally assisted MRAM one by removing the reference antiferromagnetic, effectively replacing the pinned reference layer by a free layer: the sense layer. By remotely switching the sense layer magnetization, by means of an external field, the storage layer magnetization direction, and as such the stored bit state, can be probed in-situ. Due the possibility to program both magnetic layers individually, self-referenced MRAM can be operated as a Magnetic Logic Unit, combining in-stack the storage and exclusive-or logic functions and thereby opening new application ranges. The read and write functionality of self-referenced MRAM were experimentally demonstrated on a first batch of samples. However, the field requirements were found to be higher than the target requirements for fully functional industrial products. In order to optimize the read and write field requirements, we developed a macrospin model based on the Stoner-Wohlfarth model of magnetization reversal. By introducing magnetostatic, RKKY and ferromagnet/antiferromagnet exchange coupling phenomena, we calculated a general form of the energy for any type of MRAM magnetic stack. A previously proposed highly efficient switching mode, relying on the magnetostatic interactions between the sense and the storage layer, was effectively predicted by the model and experimentally demonstrated in new samples. An excellent agreement was obtained between the model and the experimental results. Increasing the stiffness of the storage layer was found to be critical in order to minimize the read field requirements at decreasing patterning dimensions. Material developments were performed to maximize the RKKY coupling in the synthetic ferrimagnet storage layer. In order to study the reproducibility of the write operation, the influence of thermal activation was modelled by calculating energy barriers and transition paths and compared with on-the-fly measurements of switching probabilities on the new set of samples with a stiffer storage layer. Again, an excellent agreement was obtained between the model and the experiments. Based on the model developed, we built a roadmap describing the magnetic stack to use, that allows a downscaling of the self-referenced MRAM down to 45 nm while conserving manageable field requirements. Due to fundamental limitations in field-induced switching MRAM technology, reaching higher densities was found to require increasing the individual storage capacity of each MTJ, i.e. storing multiple bits per unit cell. A new angle-based storage method taking advantage of the sense layer free magnetization was investigated. Using the magnetic model developed previously, suitable samples were designed and allowed to experimentally demonstrate up to 4 bits per single MTJ. The field requirements were however found to be substantially higher than those compatible with a fully functional product. A new write method, predicted by the model, was investigated and exploited in the building of a second roadmap down to 45 nm. Mirrored dual barrier structures were then studied, with the experimental demonstration of their manufacturability and functionality. Notably, a highly efficient write mechanism similar to that observed in single barrier self-referenced MRAM was obtained. Finally, the adaptation of angle-based storage to these dual barrier devices was modeled, leading to the proposition of a method to store up to 8 bits per single cell.

La plupart des efforts de développements actuels des STT-MRAM est centrée sur des jonctions tunnels magnétiques à aimantation hors du plan. Les derniers empilements mis au point utilisent avantageusement l’anisotropie perpendiculaire induite aux interfaces magnétiques métal / oxydes, qui permet de réconcilier la forte anisotropie demandée pour assurer une rétention suffisante de la mémoire ainsi qu’une faible densité de courant de retournement STT grâce au couplage spin-orbite faible. Cependant, pour des cellules mémoire de taille inférieure à 20 nm, il est difficile d’atteindre une rétention de 10 ans à 100°C en utilisant uniquement l’anisotropie interfaciale. Pour augmenter encore plus l’anisotropie magnétique, ceci impose l’utilisation de couches magnétiques de CoFeB ultraminces (épaisseur inférieure à 1.4nm) qui présentent un coefficient d’amortissement Gilbert augmenté ainsi qu’une magnétorésistance tunnel TMR réduite. Pour des nœuds technologiques inférieurs à 20 nm, des nouveaux matériaux présentant une forte anisotropie magnétocrystalline et faible coefficient d’amortissement doivent être trouvés. De plus, l’anisotropie interfaciale est très sensible aux propriétés structurelles et chimiques aux interfaces entre les métaux magnétiques et la barrière tunnel de MgO. Avec des techniques de nanofabrication conventionnelles, ces interfaces peuvent être endommagées durant notamment l’étape de gravure, ce qui conduit à une variabilité importante cellule à cellule. Pour résoudre ce genre de problèmes pour des cellules STT-MRAM de tailles très petites, nous proposons l’utilisation d’empilements jonctions tunnel magnétiques dans lesquels l’anisotropie de la couche de stockage est contrôlée uniquement par son anisotropie de forme hors du plan. Ceci donne notamment une couche de stockage de forme cylindrique avec un aspect de forme suffisamment large (épaisseur / diamètre environ > 1). De cette façon, pour des raisons purement magnétostatiques, l’aimantation de la couche de stockage sera orientée perpendiculairement au plan de la cellule. Dans cette approche, la géométrie planaire classique des couches minces est ainsi remplacée par une géométrie tridimensionnelle. Cette approche innovante a plusieurs avantages : (i) elle génère une source fiable et robuste d’anisotropie perpendiculaire, beaucoup moins sensible aux défauts de structure et aux fluctuations thermiques; (ii) permet d’utiliser des matériaux connus et facile à croître, avec des coefficients d’amortissement faible, comme le Permalloy, en combinaison avec du CoFeB aux interfaces avec la barrière tunnel de MgO et (iii) donne une approche miniaturisable, même à des diamètres sub-10 nm, car le même matériau peut être utilisé pour des nœuds technologiques très petits. / Most of the actual STT-MRAM development effort is nowadays focused on out-of-plane magnetized MTJ taking advantage of the perpendicular magnetic anisotropy (PMA) arising at magnetic metal/oxide interface. This interfacial anisotropy allows conciliating large anisotropy required to insure a sufficient retention of the memory together with low switching current density thanks to weak spin-orbit coupling. However this PMA is too weak to insure 10 year retention up to 100°C in sub-20 nm devices. For deeply sub-20 nm nodes, new materials with large bulk PMA and low damping still have to be found. Furthermore, because this PMA is an interfacial effect, it is very sensitive to the structural and chemical properties of the magnetic metal/MgO interfaces contributing to dot to dot variability. To solve these problems in very small feature size STT-MRAM, we propose a totally novel approach: use MTJ stacks in which the storage layer anisotropy is uniquely controlled by its out-of-plane shape anisotropy i.e. by giving the storage layer a cylindrical shape with large enough aspect ratio (thickness / diameter typically > 1). In such structure, for purely magnetostatic reasons, the storage layer magnetization lies out-of-plane. With this approach, the geometry of conventional 2D thin layers is thus replaced by a 3D geometry. This innovative approach had several advantages: (i) it creates a strong and robust source of perpendicular anisotropy, much less sensitive to interfacial defects and thermal fluctuations; (ii) allows the use of well-known materials with mastered growth and low magnetic damping, such as Permalloy in combination with FeCoB at the interface of the MgO tunnel barrier and (iii) yields to an extreme scalability of the memory point, down to the sub-10 nm node, as the same materials can be used at very low nodes.

Le but de la thèse a été de montrer que les cellules mémoires MRAM présentent de nombreux avantages pour une utilisation en tant que mémoire de configuration pour les architectures reconfigurables et en particulier les FPGAs (Field Programmable Gate Arrays). Ce type de composant est programmable et permet de concevoir un circuit numérique simplement en programmant des cellules mémoires qui définissent sa fonctionnalité. Un FPGA est principalement constitué de cellules mémoires. C'est pourquoi elles déterminent en grande partie ses caractéristiques comme sa surface ou sa consommation et influencent ses performances comme sa rapidité. Les mémoires MRAM sont composées de Jonctions Tunnel Magnétiques (JTMs) qui stockent l'information sous la forme d'une aimantation. Une JTM est composée de trois couches : deux couches de matériaux ferromagnétiques séparées par une couche isolante. Une des deux couches ferromagnétiques a une aimantation fixée dans un certaine direction (couche de référence) tandis que l'autre peut voir son aimantation changer dans deux directions (couche de stockage). Ainsi, la propagation des électrons est changée suivant que les deux aimantations sont parallèles ou antiparallèles c'est-à-dire que la résistance électrique de la jonction change suivant l'orientation relative des aimantations. Elle est faible lorsque les aimantations sont parallèles et forte lorsqu'elles sont antiparallèles. L'écriture d'une JTM consiste donc à changer l'orientation de l'aimantation de la couche de stockage tandis que la lecture consiste à déterminer si l'on a une forte ou une faible résistance. Les atouts de la JTM font d'elle une bonne candidate pour être une mémoire dite universelle, bien que des efforts de recherche restent à accomplir. Cependant, elle a de nombreux avantages comme la non-volatilité, la rapidité et la faible consommation à l'écriture comparée à la mémoire Flash ainsi que la résistance aux radiations. Grâce à ces avantages, on peut déjà l'utiliser dans certaines applications et en particulier dans le domaine du spatial. En effet, l'utilisation dans ce domaine permet de tirer parti de tous les avantages de la JTM en raison du fait qu'elle est intrinsèquement immune aux radiations et non-volatile. Elle permet donc de réaliser un FPGA résistant aux radiations et avec une basse consommation et de nouvelles fonctionnalités. Le travail de la thèse s'est donc déroulé sur trois ans. La première année a d'abord été dédiée à l'état de l'art afin d'apprendre le fonctionnement des JTMs, l'architecture des FPGAs, les techniques de durcissement aux radiations et de basse consommation ainsi que le fonctionnement des outils utilisés en microélectronique. Au bout de la première année, un nouveau concept d'architecture de FPGA a été proposé. Les deuxième et troisième années ont été dédiées à la réalisation de cette innovation avec la recherche de la meilleure structure de circuit et la réalisation d'un circuit de base d'un FPGA ainsi que la conception puis la fabrication d'un démonstrateur. Le démonstrateur a été testé avec succès et a permis de prouver le concept. La nouvelle architecture de circuit de FPGA a permis de montrer que l'utilisation des mémoires MRAM comme mémoire de configuration de FPGA était avantageuse et en particulier pour les technologies futures. / The aim of the thesis was to show that MRAM memory has many advantages for use as a configuration memory for reconfigurable architectures and especially Field Programmable Gate-Arrays (FPGAs). This type of component is programmable and allows designing a digital circuit simply by programming memory cells that define its functionality. An FPGA is thus mainly composed of memory cells. That is why they largely determine its characteristics as its surface or power consumption and affect its performance as its speed. MRAM memories are composed of Magnetic Tunnel Junctions (JTMs) which store information in the form of a magnetization. A JTM is composed of three layers: two layers of ferromagnetic material separated by an insulating layer. One of the two ferromagnetic layers has a magnetization pinned in a fixed direction (reference layer) while the other one can have its magnetization switched between two directions (storage layer). Thus, the propagation of the electrons is changed depending on whether the two magnetizations are parallel or antiparallel that is to say that the electrical resistance of the junction changes according to the orientation of the magnetizations. It is low when the magnetizations are parallel and high when antiparallel. Writing a JTM consists in changing the orientation of the magnetization of the storage layer while reading consists in determining if the resistance is high or low. The advantages of the JTM make it a good candidate to be used as a universal memory although research efforts are still needed. However, it has many advantages such as non-volatility, fast and low power consumption compared to writing to Flash memory as well as resistance to radiation. With these advantages, we may already use it in some applications and in particular in the field of space. Indeed, its use in this area allows taking advantage of all of the benefits of JTM due to the fact that it is intrinsically immune to radiation and non-volatile. It therefore enables to make a radiation hardened and low power FPGA with new functionalities. The work of this thesis is held over three years. The first year was dedicated to the state of the art in order to learn the mechanisms of JTMs, the architecture of FPGAs, radiation hardening and low power consumption techniques as well as the operation of the tools used in microelectronics. After the first year, a new FPGA architecture concept was proposed. The second and third years were devoted to the realization of this innovation with the search for the best circuit structure and the realization of an elementary component of a FPGA and the design and manufacture of a demonstrator. The demonstrator has been successfully tested and proved the new concept. The new circuit architecture of FPGA has shown that the use of MRAM cells as configuration memories for FPGAs was particularly advantageous for future technologies.