Cette thèse porte sur la conception et la réalisation d'un microsystème d'éjection matriciel monolithique pour la fonctionnalisation in-situ des puces à ADN. L'objectif est de développer un système flexible, peu onéreux et performant, permettant le dépôt localisé de micro-gouttes de réactifs (nucléotides en solution dans l'acétonitrile) afin de synthétiser les séquences d'oligonucléotides in-situ. Les avantages d'un tel système sont le faible coût de l'équipement, une grande fléxibilité dans le choix des séquences synthétisées et la possibilité de réaliser des puces à forte densité d'unités d'hybridation. L'éjection par actionnement thermique a été retenue. Le principe s'inspire du jet d'encre thermique mais l'originalité vient du fait que les éjecteurs sont disposés de façons matricielle avec une très grande densité et sont actionnables individuellement. La structure retenue intègre une résistance chauffante sur une membrane diélectrique et une buse d'éjection réalisée en résine photosensible Su8. Ces caractéristiques permettent d'atteindre localement des températures suffisamment élevées pour provoquer une ébullition localisée autour de la buse déjection. Un procédé technologique original a été mis au point pour intégrer le dispositif d'adressage à cette résistance. Il s'agit de diodes réalisées dans la résistance en polysilicium. Ces diodes sont obtenues par diffusion et implantation de zones N et P. La tension de seuil et le courant de fuite de ces diodes ont été paramétrés en fonction des dopages mis en Suvre de façon à ce que seul le micro-éjecteur actionné ne chauffe. Les matrices réalisées ont été caractériésées électriquement et thermiquement ; il a été ainsi montré que l'adressage est opérationnel, la puissance thermique offerte est suffisante pour l'éjection. Il a été montré que des gouttelettes de 0,1pl à 3nl pouvaient être éjectées lorsque la tension d'alimentation varie entre 25V et 5V et l'impulsion électrique d'alimentation entre 50µs et 50ms.

L'objectif de ce travail porte sur l'étude et la réalisation de résonateurs optiques à état liquide en microfluidique digitale. Les gouttes sphériques constituent des résonateurs à mode de galerie, dans lesquels la lumière peut être piégée par réflexion totale interne. A l'échelle microscopique, elles exhibent des propriétés optiques remarquables. Leurs facteurs de qualité très élevés en font notamment des objets propices à l'étude de phénomènes optiques non linéaires, tel l'effet laser, et leur confèrent un potentiel certain en spectroscopie. Par ailleurs, la microfluidique digitale, qui a trait aux systèmes multiphasiques dans des microcanaux artificiels, offre une grande liberté de manipulation des microgouttes : génération au kHz, transport, encapsulation, fusion, division, stockage, triage... Aussi, pour les laboratoires-sur-puce, le développement de ces microgouttes en cavités résonantes constitue une opportunité d'intégrer des outils d'analyse optique capables de sonder des échantillons allant du picolitre au nanolitre.Après un exposé des propriétés optiques des résonateurs à modes de galerie, ce mémoire rapporte les travaux réalisés. Une présentation des méthodes de microfabrication et du montage expérimental précède l'étude de la génération de cavités optiques liquides en dynamique. Ces cavités résonantes sont ensuite appliquées aux sources lasers microfluidiques. En particulier, un effet laser a été mis en évidence dans des microgouttes sphériques d'éthylène glycol contenant de la rhodamine 6G. Enfin, une ouverture sur des systèmes couplant microgouttes et cavités Fabry-Perot présente d'autres perspectives telles que l'analyse de gouttes passives en intravité laser ou bien la commutation rapide de la longueur d'onde d'émission de lasers microfluidiques monomodes.

This dissertation presents the design and implementation of a 16-channel sinusoidal generator to stimulate microfluidic devices that use electrokinetic forces to manipulate particles. The generator has both, independent frequency and independent amplitude control for each channel. The stimulation system is based upon a CMOS application specific (ASIC) device developed using 0.35μm technology. Several generator techniques were compared based on frequency range, total harmonic distortion (THD), and on-chip area. The best alternative for the microfluidic applications is based in a triangle-to-sine converter and presents a frequency range of 8kHz to 21MHz, an output voltage range of 0V to 3.1VPP , and a maximum THD of 5.11%. The fabricated device, has a foot-print of 1560μm×2030μm. The amplitude of the outputs is extended using an interface card, achieving voltages of 0V to 15VPP . The generator functionality was tested by performing an experimental set-up with particle trapping. The set-up consisted of a mi-cromachined channel with embedded electrodes configured as two electrical ports located at different positions along the channel. By choosing specific amplitude and frequency values from the generator, different particles suspended in a fluid were simultaneously trapped at different ports. The multichannel stimulator presented here can be used in many microfluidic experiments and devices where particle trapping, separation and characterization is desired.

Récemment le domaine du traitement de l'image, de la vidéo, et l'audio a connu plusieurs évolutions importantes au niveau des algorithmes et des architectures. L'une de ces évolutions est l'apparition du nouveau standard ISO/IEC de compression d'image JPEG2000 qui succède à JPEG. Ce nouveau standard présente de nombreuses fonctionnalités et caractéristiques qui lui permettent d'être adapté à une large panoplie d'applications. Mais ces caractéristiques se sont accompagnées d'une complexité algorithmique beaucoup plus élevée que JPEG et qui le rend très difficile à optimiser pour certaines implémentations ayant des contraintes très sévères en terme de surface, de temps d'exécution ou de consommation d'énergie ou de l'ensemble de ces contraintes. L'une des étapes clé dans le processus de compression JPEG2000 est le codeur entropique qui constitue à lui seul environ 70% du temps de traitement global pour la compression d'une image. Il est donc essentiel d'analyser les possibilités d'optimisation d'implémentations de JPEG2000. Les circuits FPGA sont aujourd'hui les principaux circuits reconfigurables disponibles sur le marché. S'ils ont longtemps été utilisés uniquement pour le prototypage des ASIC, ils sont aujourd'hui en mesure de fournir une solution efficace à la réalisation matérielle d'applications dans de nombreux domaines. Vu le progrès que connaît l'industrie des composants FPGA du point de vue capacité d'intégration et fréquence de fonctionnement, les architectures reconfigurables constituent aujourd'hui une solution efficace et compétitive pour répondre aussi bien aux besoins du prototypage qu'à ceux des implémentations matérielles. Dans ce travail nous proposons une démarche pour l'étude des possibilités d'implémentations de JPEG2000. Cette étude a débuté avec l'évaluation d'implémentations logicielles sur plateformes commerciales. Des optimisations logicielles ont été ajoutées en utilisant des librairies SIMD spécialisées exploitant du parallélisme à grain fin. Suite à cette première étude on a réalisé une implémentation matérielle d'un bi codeur entropique sur FPGA qui a servi comme coprocesseur pour deux plateformes distinctes l'une étant une machine hôte et l'autre un système industriel embarqué. Suite à cette étape nous avons fait évoluer l'implémentation en passant à une deuxième approche qui est l'approche système sur puce programmable. Dans cette dernière partie nous avons effectué le partitionnement matériel/logiciel du codeur entropique sur FPGA, puis une implémentation multi codeur a été réalisée sur FPGA et utilisée comme coprocesseur sur puce pour la création d'un système sur puce programmable. Ces différents travaux ont permis de couvrir une partie de l'espace des applications que JPEG2000 peut cibler. En même temps ces implémentations donnent une vue globale sur les possibilités des implémentations de JPEG2000 ainsi que leurs limites. De plus cette étude représente un moyen pour décider de l'adéquation architecture application de JPEG2000.

La cryptologie est un moyen de protéger la confidentialité, d'assurer l'intégrité, ou d'authentifier un système, tandis que la cryptanalyse est le moyen de retrouver l'information secrète. Les algorithmes cryptographiques modernes tels que AES ou DES sont impossibles à attaquer au niveau mathématique. La fuite d'information liée aux fonctionnements de ces machines est devenue un moyen puissant de cryptanalyse pour retrouver la clé secrète. Ces attaques sont connues sous le nom d'attaques par canaux cachés. Ce travail de thèse tente de trouver une réponse aux questions suivantes : * Existe t'il une architecture dont la fuite d'information ne permet pas à l'attaquant de retrouver la clé plus vite que par la cryptanalyse classique ? * Jusqu'à quel point ces fuites sont-elles tolérables, et comment peut-on maximiser l'utilisation de ces machines sans compromettre leur secret ? * Quelles sont les métriques pour déterminer la vulnérabilité des circuits électroniques face à une multitude de méthodes d'attaques ? Récemment d'innombrables chercheurs ont posé ces questions pour les différentes catégories de circuits électroniques. Dans ce travail de thèse nous restreignons notre espace de recherche parmi les circuits de type "FPGA" et de type "asynchrone". L'atout principal des circuits FPGA est leur reconfigurabilité, qui peut être utilisée pour modifier l'implémentation de l'algorithme face à une attaque. Les circuits asynchrones ont de bonnes propriétés telles que la tolérance aux fautes, la décorrélation de la consommation avec le calcul, qui permettent de réduire la portée des attaques par canaux cachés.

La perméabilisation cellulaire par l'intermédiaire de champs électriques est une des méthodes les plus sures pour le transfert de gènes et de molécules d'intérêt. La découverte des effets intra-cellulaires d'un nouveau type d'impulsions électriques - les nanopulses - a ouvert de nouvelles perspectives à l'application des impulsions électriques au vivant. La mise au point de nouveaux outils est indispensable avant de pouvoir appliquer ces techniques à l'homme. Aussi, notre but a été de mettre au point des systèmes d'exposition de cellules à ces impulsions et de montrer que de nouvelles applications thérapeutiques étaient possibles, en particulier en cancérologie. Une nouvelle méthode d'exposition de cellules ou de tissus basée sur l'utilisation d'électrodes isolées a été proposée permettant d'éviter tout risque de contamination ou brûlure électrochimique. A l'aide de cette nouvelle méthode, des expériences in vitro puis in vivo ont pu être menées et confirment la possibilité d'augmenter d'un facteur 3 à 6 la production de luciférase après un électrotransfert de ce gène. Enfin, l'exposition de tumeurs à ces impulsions en présence de bléomycine a permis d'obtenir des régressions tumorales complètes. Nous avons aussi conçu un biomicrosystème permettant d'étudier les effets de telles impulsions à l'échelle cellulaire sous microscope s'intégrant comme terminaison adaptée dans la chaîne d'exposition. L'ensemble des résultats présentés dans cette thèse montre qu'il est possible d'envisager l'utilisation de ces impulsions comme nouvel outil thérapeutique dans le traitement de cancers ou en thérapie génique.

Cette thèse traite de l'action des ondes acoustiques sur des bulles micrométriques excitées à leur fréquence de résonance. En effet, les bulles peuvent être considérées comme des oscillateurs mécaniques et les forces acoustiques à leur résonance, appelées forces de Bjerknes, ont des propriétés non triviales. De plus, les bulles interagissent entre elles par l'émission d'un champ secondaire, menant à leur auto-organisation sur un motif périodique. Ici, les bulles sont confinées dans des microcanaux, elles ne sont pas sphériques et frottent fortement sur les parois. L'étude expérimentale des forces acoustiques (primaire et secondaire) est alors précédée par la modélisation de l'écoulement des bulles, liant la friction sur les parois aux forces externes appliquées. Plusieurs applications aux laboratoires sur puce sont développées, dont le tri en taille, la division asymétrique contrôlée, l'aiguillage automatique à une bifurcation, et la manipulation de goutte.

L'avènement des puces multicoeurs repose certaines questions quant aux moyens d'écrire les programmes, qui doivent alors intégrer un degré élevé de parallélisme. Nous abordons cette question par l'intermédiaire de deux points de vue orthogonaux. Premièrement via le paradigme du vol de travail, pour lequel nous effectuons une étude visant d'une part à rechercher quelles sont les caractéristiques architecturales simples donnant les meilleures performances pour une implémentation de ce paradigme ; et d'autre part à montrer que le surcout par rapport à une parallélisation statique est faible tout en permettant des gains en performances grâce à l'équilibrage dynamique des charges. Cette question est néanmoins surtout abordée via le paradigme de programmation à base de transactions -- ensemble d'instructions s'exécutant de manière atomique du point de vue des autres coeurs. Supporter cette abstraction nécessite l'implantation d'un système dit TM, souvent complexe, pouvant être logiciel ou matériel. L'étude porte premièrement sur la comparaison de systèmes TM matériels basés sur des choix architecturaux différents (protocole de cohérence de cache), puis sur l'impact d'un point de vue performances de plusieurs politiques de résolution des conflits, autrement dit des actions à prendre quand deux transactions essaient d'accéder simultanément les mêmes données.

Le domaine des technologies de l'électronique et de l'informatique a subi d'importantes évolutions dans les dernières années, aussi bien du point de vue matériel que du point de vue applicatif. L'évolution matérielle est en grande partie ''tirée'' par l'augmentation de la densité d'intégration des technologies de fabrication des circuits qui peuvent maintenant mettre en \oe uvre des milliards de transistors. Cette évolution a conduit à la définition de Systems-on-Chip (SoCs) qui intègrent l'ensemble des ''composants'' matériels et logiciels nécessaires à l'exécution des applications. L'un des points importants de l'évolution applicative concerne le besoin de dynamicité afin de permettre une adaptation de l'application à son environnement d'exécution. La seule présence d'un processeur n'est pas toujours satisfaisante et des zones reconfigurables ont alors été proposées pour supporter cette dynamicité. On parle alors de RSoC (Reconfigurable System-on-Chip), ou encore de systèmes reconfigurables sur puce. La gestion efficace d'un RSoC s'est naturellement reportée à l'interface entre logiciel et matériel. Il s'agit donc de proposer aux tâches de l'application les moyens de solliciter les ressources du RSoC (de calcul, de mémorisation, de communication, etc) de façon indépendante de leur implémentation matérielle. L'embarquement d'un système d'exploitation dans ce type de systèmes s'est finalement imposé puisqu'il répond à ce besoin. Si la présence d'un OS permet de gérer des ressources relativement classiques, l'intégration de zones reconfigurables au sein d'un SoC impose de faire évoluer certains services de cet OS. Les travaux de recherche présentés sont liés à cette problématique. Trois axes seront développés : ils concernent la définition d'organisation mémoire reconfigurable et faible consommation ; l'ordonnancement et le placement de tâches au sein d'une zone reconfigurable intégrée dans un SoC et enfin les aspects modélisation qui sont de plus en plus importants dans ce domaine où l'accroissement de la complexité rend la maîtrise de la conception des systèmes de plus en plus délicate.

La conception des systèmes sur puce s'appuie souvent sur SystemC/C++ qui permet des descriptions architecturales et comportementales à différents niveaux d'abstraction. D'autres approches se tournent vers l'automatisation de l'assemblage de plates-formes dites virtuelles (format IP-Xact). L'utilisation des techniques de l'ingénierie des modèles est une voie plus récente avec des profils UML tels que MARTE. Dans cette thèse, nous étudions les possibilités de modélisation de ces différentes approches et les passerelles disponibles entre elles. Motivés par la disponibilité de modèles SystemC et opar les facilités offertes par MARTE, nous traitons de l'export des modèles SystemC. Au-delà de la simple conversion entre formats, nous décrivons la mise en œuvre d'une passerelle entre l'implémentation SystemC d'un design et sa version modèle dans le format IP-Xact. La représentation IP-Xact peut ensuite être de nouveau transformée en modèles MARTE par des outils déjà existants. Nous présentons les travaux connexes avant d'exposer notre vision et sa réalisation au travers de l'outil SCiPX (SystemC to IP-Xact). Dans un second temps, nous présentons plus en détail les possibilités permises par le profil UML-MARTE, son modèle de temps et le langage de spécifications de contraintes temporelles CCSL. Nous abordons les problèmes liés à la modélisation de protocoles à différents niveaux d'abstraction et plus spécialement ceux posés par le raffinement entre les niveaux TLM et RTL. Cette étude met en évidence des insuffisances de CCSL concernant la spécification des priorités. Nous proposons un enrichissement de CCSL pour lui permettre de manipuler ce concept de priorité.