La technologie CMOS a contribué au développement de l'industrie des semi-conducteurs. Cependant, au fur et à mesure que le noeud technologique est réduit, la technologie CMOS fait face à des défis importants liés à la dissipation dûe aux courants de fuite et aux effets du canal court. Pour résoudre ce problème, les chercheurs se sont intéressés à la spintronique ces dernières années, compte tenu de la possibilité de fabriquer des dispositifs de taille réduite et d'opérations de faible puissance. La jonction tunnel magnétique (MTJ) est l'un des dispositifs spintroniques les plus importants qui peut stocker des données binaires grâce à la Magnétorésistance à effet tunnel (TMR). En dehors des applications de mémoire non volatile, la MTJ peut également être utilisée pour combiner ou remplacer les circuits CMOS pour implémenter un circuit hybride, de façon à combiner une faible consommation d'énergie et des performances à grande vitesse. Cependant, le problème de la conversion fréquente de charge en spin dans un circuit hybride peut entraîner une importante consommation d'énergie, ce qui obère l'intérêt pour des circuits hybrides. Par conséquent, le concept ASL qui repose sur un pur courant de spin comme support de l'information est proposé pour limiter les conversions entre charge et spin, donc pour réduire la consommation d'énergie. La conception de circuits à base de dispositif ASL entraîne de nombreux défis liés à l'hétérogénéité qu'ils introduisent et à l'espace de conception étendu à explorer. Par conséquent, cette thèse se concentre sur l'écart entre les exigences d'application au niveau du système et la fabrication des nanodispositifs. Au niveau du dispositif, nous avons développé un modèle compact intégrant le STT, la TMR, les effets d'injection/accumulation de spin, le courant de breakdown des canaux et le délai de diffusion de spin. Validé par comparaison avec les résultats expérimentaux, ce modèle permet d'explorer les paramètres du dispositif liés à la fabrication, tels que les longueurs de canaux et les tailles de MTJ, et aide les concepteurs à éviter leur destruction. De plus, ce modèle, décrit avec Verilog-A sur Cadence et divisé en plusieurs blocs : injecteur, détecteur, canal et contact, permet une conception indépendante et une optimisation des circuits ASL qui facilitent la conception de circuits hiérarchiques et complexes. En outre, les expressions permettant le calcul de l'injection/accumulation de spin pour le dispositif ASL utilisé sont dérivées. Elles permettent de discuter des phénomènes expérimentaux observés sur les dispositifs ASL. Au niveau circuit, nous avons développé une méthodologie de conception de circuit/système, en tenant compte de la distribution des canaux, de l'interconnexion des portes et des différents rapports de courant d'injection provoqués par la diffusion de spin. Avec les spécifications et les contraintes du circuit/système, les fonctions booléennes du circuit sont synthétisées en fonction de la méthode de synthèse développée et des paramètres de niveau de fabrication : longueur des canaux, et tailles MTJ sont spécifiées. Basé sur cette méthodologie développée, les circuits combinatoires de base qui forment une bibliothèque de circuits sont conçus et évalués en utilisant le modèle compact développé. Au niveau du système, un circuit DCT, un circuit de convolution et un système Intel i7 sont évalués en explorant les problèmes d'interconnexion : la répartition de l'interconnexion entre les portes et le nombre de tampons inséré. Avec des paramètres théoriques, les résultats montrent que le circuit/système ASL peut surpasser le circuit/système basé sur CMOS. De plus, le pipeline du circuit basé sur ASL est discuté avec MTJ comme tampons insérés entre les étapes. La reconfigurabilité provoquée par les polarités/valeurs du courant d'injection et les états des terminaux de control des circuits ASL sont également discutés avec l'exploration reconfigurable des circuits logiques de base. / The CMOS technology has tremendously affected the development of the semi-conductor industry. However, as the technology node is scaled down, the CMOS technology faces significant challenges set by the leakage power and the short channel effects. To cope with this problem, researchers pay their attention to the spintronics in recent years, considering its possibilities to allow smaller size fabrication and lower power operations. The magnetic tunnel junction (MTJ) is one of the most important spintronic devices which can store binary data based on Tunnel MagnetoResistance (TMR) effect. Except for the non-volatile memory, MTJ can be also used to combine with or replace the CMOS circuits to implement a hybrid circuit, for the potential to achieve low power consumption and high speed performance. However, the problem of frequent spin-charge conversion in a hybrid circuit may cause large power consumption, which diminishes the advantage of the hybrid circuits. Therefore, the ASL concept which uses a pure spin current to transport the information is proposed for fewer charge-spin conversions, thus for less power consumption. The design of ASL device-based circuits leads to numerous challenges related to the heterogeneity they introduce and the large design space to explore. Hence, this thesis focus on filling the gap between application requirements at the system level and the device fabrication at the device level. In device level, we developed a compact model integrating the STT, the TMR, the spin injection/accumulation effects, the channel breakdown current and the spin diffusion delay. Validated by comparing with experimental results, this model allows exploring fabrication-related device parameters such as channel lengths and MTJ sizes and help designers to prevent from device damages. Moreover, programmed with Verilog-A on Cadence and divided into several blocks: injector, detector, channel and contact devices, this model allows the independent design and cross-layer optimization of ASL-based circuits, that eases the design of hierarchical, complex circuits. Furthermore, the spin injection/accumulation expressions for the used ASL device are derived, enabling to discuss the experimental phenomena of the ASL device. In circuit level, we developed a circuit/system design methodology, taking into account the channel distribution, the gate interconnection and the different injection current ratios caused by the spin diffusion. With circuit/system specifications and constraints, the boolean functions of a circuit are synthesized based on the developed synthesis method and fabrication-level parameters: channel lengths, MTJ sizes are specified. Based on this developed methodology, basic combinational circuits that form a circuit library are designed and evaluated by using the developed compact model. In system level, a DCT circuit, a convolution circuit and an Intel i7 system are evaluated exploring the interconnection issues: interconnection distribution between gates and inserted buffer count. With theoretical parameters, results show that ASL-based circuit/system can outperform CMOS-based circuit/system. Moreover, the pipelining schema of the ASL-based circuit is discussed with MTJ as latches inserted between stages. The reconfigurability caused by the injection current polarities/values and the control terminal states of ASL-based circuits are also discussed with the reconfigurable exploration of basic logic circuits.

The key requirements of a reliable neural signal recording system include low power to support long-term monitoring, low noise, minimum tissue damage, and wireless transmission. The neural spikes are also detected and sorted on-chip/off-chip to implement closed-loop neuromodulation in a high channel count setup. All these features together constitute an empirical neural recording system for neuroscience research. In this prospectus, we propose to develop a neural signal acquisition system with wireless transmission and feature extraction. We start by designing a prototype entirely built with commercial-off-the-shelf components, which includes recording and wireless transmission of synthetic neural data and feature extraction. We then conduct the CMOS implementation of the low-power multi-channel neural signal recording read-out circuit, which enables the in-vivo recording with a small form factor. Another direction of this thesis is to design a self-powered motion tracking read-out circuit for wearable sensors. As the wearable industry continues to advance, the need for self-powered medical devices is growing significantly. In this line of research, we propose a self-powered motion sensor based on reverse electrowetting-on-dielectric (REWOD) with low-power integrated electronics for remotely monitoring health conditions. We design the low-power read-out circuit for a wide range of input charges, which is generated from the REWOD sensor.

No description available.

Purpose: This thesis aims to support the transition from dedicated to a changeable machining system ensuring long-term adaptability. To fulfill this purpose three research questions are developed.  Methodology: Literature studies are conducted to create the theoretical framework for this thesis and answer the research questions. The literature search is structured to focus on selected subjects of machining systems, changeability, fixtures & tools, reconfigurability, and flexibility. A single case study in the tier-1 automotive was conducted to gather empirical data through interviews which are backed up by document studies, and observations along with a theoretical framework. The data gathered is analyzed through a thematic analysis.  Results: The empirical results are presented on a thematic pyramid model consisting of three levels: machining level, production level, and organizational level. The findings are related to the case study.  Analysis: The three research questions are analyzed using a thematic process digging deeper into each pyramid level by comparing the answers from the interviews, document studies, and observations to the theoretical framework. For research question three a conceptual support map is developed using a holistic perspective providing support for the tier 1 automotive industry when transitioning.  Discussion& Conclusion: The industrial contribution of this thesis shows the gap in the changeable thinking approach for tier-1 automotive manufacturers. The presented transition from DMS to CMS is supported through a conceptual map based on the case study findings. The academic contribution includes emphasizing the importance of changeability for long-term planning through the theoretical findings of flexibility and reconfigurability.  Delimitations: This thesis is limited to the challenges found in the case study done in the tier-1 automotive manufacturer. However, a holistic perspective is provided with the conceptual map to provide a starting point for transitioning to CMS, making the map adaptable to other industrial or academic needs.

Thesis (MScEng (Mechanical and Mechatronic Engineering))--University of Stellenbosch, 2010. / ENGLISH ABSTRACT: This work considers the control of reconfigurable assembly systems using a welding assembly system as a case study. The assembly system consists of a pallet magazine, a feeding system, an inspection and removal system, a welding system and a conveyor. The aim of the work is to compare PC and PLC as controllers, as well as to compare two different approaches to reconfigurable control. The control system of the pallet magazine was developed using a PC and a PLC. The PC control was programmed using Visual C#, while the PLC was programmed in Ladder Logic using Siemens S-300 STEP7. The two controllers were compared based on the attributes that measure the quality of a controller's software, which include its capability, availability, usability and adaptability. The approaches to reconfigurable control considered were the agent-based methodology and the IEC 61499 distributed control methodology, both of which were applied to the feeding system. The agent-based control system was implemented using the JADE agent platform, while the IEC 61499 distributed control system was implemented using the FBDK software kit. These two methods were compared based on the characteristics of a reconfigurable system, which include the system's modularity, integrability, convertibility, diagnosability, customization and scalability. The result obtained in comparing the PC to the PLC shows that the PLC performs better in terms of capability, availability and usability, while the PC performs better in terms of adaptability. Also, the result of the comparison between the agent-based control system and the IEC 61499 distributed control system shows that the agent-based control system performs better in terms of integrability, diagnosability and scalability, while the IEC 61499 distributed control system performs better in terms of modularity and customization. They are, however, on a par in terms of convertibility. / AFRIKAANSE OPSOMMING: Hierdie werk beskou die beheer van herkonfigureerbare monteringstelsels met 'n sweismonteringstelsel as gevallestudie. Die monteringstelsel bestaan uit 'n paletmagasyn, 'n voerstelsel, 'n inspeksie-en- verwyderingstelsel, 'n sweisstelsel en 'n voerband. Die mikpunt van die werk is om persoonlike rekenaars (PCs) en programmeerbare-logikabeheerders (PLCs) as beheerders te vergelyk, asook om twee verskillende benaderings tot herkonfigureerbare beheer te vergelyk. Die beheerstelsel van die paletmagasyn is ontwikkel met 'n PC en 'n PLC. Die PC-beheer is in Visual C# geprogrammeer, terwyl die PLC in leerlogika met Siemens S-300 STEP7 geprogrammeer is. Die twee beheerders is vergelyk in terme van die eienskappe wat die kwaliteit van 'n beheerder se sagteware meet en sluit in vermoë, beskikbaarheid, bruikbaarheid en aanpasbaarheid. Die benaderings tot herkonfigureerbare beheer wat oorweeg is, is die agent-gebaseerde metodologie en die IEC 61499 verspreide-beheermetodologie. Beide is op die voerstelsel toegepas. Die agent-gebaseerde beheerstelsel is geïmplementeer met behulp van die JADE agent-platform, terwyl die IEC 61499 verspreide stelsel geïmplementeer is met behulp van die FBDK sagteware-stel. Hierdie twee metodes se vergelyking is gebaseer op die eienskappe van 'n herkonfigureerbare stelsel, waarby die stelsel se modulariteit, integreerbaarheid, diagnoseerbaarheid, pasmaakbaarheid en skaleerbaarheid ingesluit is. Die resultate wat in die vergelyking tussen die PC en PLC verkry is, toon dat die PLC beter vaar in terme van vermoë, beskikbaarheid en bruikbaarheid, terwyl die PC beter vaar in terme van aanpasbaarheid. Die resultaat van die vergelyking tussen die agent-gebaseerde beheerstelsel en die IEC 61499 verspreide beheerstelsel wys dat die agent-gebaseerde beheerstelsel beter vaar in terme van integreerbaarheid, diagnoseerbaarheid en skaleerbaarheid, terwyl die IEC 61499 verspreide beheerstelsel beter vaar in terme van modulariteit en pasmaakbaarheid. Hulle is egter vergelykbaar in terme van omskepbaarheid.

Dans cette thèse, les recherches ont été menées à des niveaux d'abstraction différents pour optimiser le fonctionnement du modulateur ΣΔ passe-haut (PH). Une approche « top-down » est adoptée pour atteindre cet objectif. Au niveau de l'architecture du récepteur RF, le nouvellement créé récepteur Fs/2 est sélectionné pour sa grande compatibilité avec modulateur ΣΔ PH comparé aux architectures de réception: zéro-IF et faible-IF. Après avoir défini la topologie du récepteur, l'architecture du modulateur ΣΔ est adressée. Nous proposons une nouvelle architecture du deuxième ordre dont la fonction de transfert du signal est unitaire. Elle est plus avantageuse que d'autres topologies en termes de complexité et de performance. Puisque le modulateur de second ordre est incapable de fournir les performances requises, les structures en cascade ou MASH pour l'opération PH sont explorées. La topologie GMSCL (Generalized Multi-Stage Closed Loop) est choisie et une technique récemment proposée est appliquée pour linéariser le CNA de retour. En plus, cette technique augmente la plage dynamique du convertisseur. Ensuite, après une analyse comparative approfondie, le meilleur filtre HP est choisie pour ce modulateur. Il a les avantages d'avoir une basse consommation, une superficie réduite et un bruit moins important. Enfin, l'architecture GMSCL PH proposée est validée en CMOS 65nm. Les applications visées sont l'UMTS avec 3.84MHz bande de conversion à 80 dB de la plage dynamique et WiMAX avec 25MHz de bande passante à 52dB de dynamique.

L'environnement manufacturier moderne est face à un bouleversement de paradigmes nécessitant plus de changeabilité au niveau physique et logique. Un système manufacturier Changeable est défini comme un système de production ayant les capacités de faciliter les changements adéquats, permettant d'ajuster ses structures et ses processus en réponse aux différents besoins. Dans ce contexte, les systèmes manufacturiers doivent se doter d’un très haut niveau de reconfigurabilité, qui est considérée comme l’un des facteurs majeurs du concept de changeabilité. En effet, dans la vision de l'Usine du Futur, la reconfigurabilité est essentielle pour s'adapter efficacement à la complexité croissante des environnements manufacturiers. Elle assure une adaptation rapide, efficace et facile de ces systèmes tout en étant réactif, robuste et économiquement compétitif. L’objectif est de répondre aux nouvelles contraintes internes et externes telles que la globalisation, la variété des produits, la personnalisation de masse ou le raccourcissement des délais. À travers cette thèse, nous étudions la problématique de conception des systèmes manufacturiers reconfigurables (Reconfigurable Manufacturing System – RMS). L’objectif consiste à concevoir des systèmes réactifs en se basant sur leurs capacités en matière de reconfigurabilité. Nous avons étudié ce problème sur trois niveaux : (i) le niveau des composantes, relatif aux modules des machines reconfigurables, (ii) le niveau des machines et leurs interactions, ainsi que l’impact de ces interactions sur le système et (iii) le niveau de l'atelier, composé de l'ensemble des machines reconfigurables. Nous avons développé pour chaque niveau, des indicateurs de performance afin d’assurer les meilleures performances du système conçu, tels que l’indicateur de modularité, l’indicateur de flexibilité, l’indicateur de robustesse et l’effort d'évolution d'un système reconfigurable. Pour l'ensemble des problèmes étudiés, nous avons développé des modèles d’optimisation multicritère, résolus à travers des heuristiques ou des métaheuristiques multicritères (comme le recuit simulé multicritère (AMOSA) et les algorithmes génétiques multicritère (NSGA-II)). De nombreuses expériences numériques et analyses ont été réalisées afin de démontrer l’applicabilité de nos approches / The modern manufacturing environment is facing a paradigm shift that require more changeability at physical and logical levels. A Changeable Manufacturing System is defined as a production system that has the ability to facilitate the right changes, allowing the adjustment of its structures and processes in response to the different needs. In this context, manufacturing systems must have a very high level of reconfigurability, which is considered to be one of the major enablers of changeability. From the perspective of the “Factory of the future”, the reconfigurability is essential to effectively adapt to the ever-increasing complexity of manufacturing environments. It allows a rapid, efficient and easy adaptation of these systems while being responsive, robust and economically competitive. The objective is to respond to new internal and external constraints in terms of globalization, variety of products, mass customization, and shorter lead times. Through this thesis, we study the problem of design of reconfigurable manufacturing systems (RMS) that meets these requirements. The goal is to design responsive systems based on their key features of reconfigurability. We have studied the RMS design problem on three levels: (i) the level of the components, relating to the modules of the reconfigurable machines, (ii) the machine level and their interactions, as well as the impact of these interactions on the system and (iii) the workshop level composed of all the reconfigurable machines. We have developed for each level, performance indicators to ensure a better responsiveness and a high performance of the designed system, like the modularity index, the flexibility index, the robustness index and the layout evolution effort of a reconfigurable system. For each of the studied problems, we developed multicriteria optimization models, solved through heuristics or multicriteria metaheuristics (such as archived multi-objective simulated annealing (AMOSA) and multi-objective genetic algorithms (NSGA-II)). Numerous numerical experiments and analyzes have been performed to demonstrate the applicability of our approaches

Os dispositivos lógicos programáveis pertencentes à família APEX 20K, são configurados no momento da inicialização do sistema com dados armazenados em dispositivos especificamente desenvolvidos para esse fim. Esta família de FPGAs possui uma interface otimizada, permitindo também que microprocessadores os configure de maneira serial ou paralela, síncrona ou assíncronamente. Depois de configurados, estes FPGAs podem ser reconfigurados em tempo real com novos dados de configuração. A reconfiguração em tempo real conduz a inovadoras aplicações de computação reconfigurável. Os dispositivos de configuração disponíveis comercialmente, limitam-se a configurar os FPGAs apenas no momento da inicialização do sistema e sempre com o mesmo arquivo de configuração. Este trabalho apresenta a implementação de um controlador de configuração capaz de gerenciar a configuração e reconfiguração de múltiplos FPGAs, a partir de vários arquivos distintos de configuração. Todo o projeto é desenvolvido, testado e validado através da ferramenta EDA Quartus™ II, que propicia um ambiente de desenvolvimento integrado de projeto, compilação e síntese lógica, simulação e análise de tempo. / The APEX 20K programmable logic devices family, are configured at system power-up with data stored in a specific serial configuration device. This family of FPGAs contain an optimized interface that permits microprocessors to configure APEX 20K devices serially or in parallel, and synchronously or asynchronously. After configured, it can be reconfigured in-circuit by resetting the device and loading new data. Real-time changes lead to innovative reconfigurable computing applications. The commercial available configuration devices limit to configure the APEX 20K devices only on the system power-up and always with the same configuration data file. This work shows a configuration controller implementation that can manage the configuration and reconfiguration of several FPGAs from multiple configuration files. The entire project is developed, tested and validated through the EDA tool Quartus™ II, that provide a integrated package with HDL and schematic design entry, compilation and logic synthesis, full simulation and worst-case timing analysis.

Les systèmes de production sont devenus des systèmes de grande échelle dont la complexité est accentuée par des contextes marqués de plus en plus par le changement. La capacité des systèmes a répondre au changement – appelée également changea-bilité – est reconnue comme étant une propriété essentielle pour leur cycle de vie, aussi bien dans le domaine des systèmes de production que dans le domaine de la conception en ingénierie. Au regard de la complexité des systèmes de production changeables, la méthodologie proposée par cette thèse a pour objectif de supporter la change-abilité dans la conception en souscrivant au domaine de l’ingénierie des systèmes. La première contribution est un formalisme pour la modélisation des systèmes changeables étayé d’après les principes de la conception systémique. Les concepts de flexibilité et de reconfigurabilité ne sont ici pas limités à des composants organiques du système, mais englobent l’ensemble des artefacts d’ingénierie dans le domaine du problème (exigences) et le domaine de la solution (blocs structurels). La deuxième contribution est une méthodologie pour la conception et la gestion des systèmes changeables. Elle repose sur un modèle du cycle de vie des systèmes changeables où des phases de conception des capacités de change-abilité du système s’alternent avec des phases de reconception tirant bénéfice de ces capacités existantes. Ces processus complémentaires garantissent la cohérence entre les décisions de conception pour intégrer et réutiliser des capacités de change-abilité, augmentant alors leurs potentiels tout au long du cycle de vie des systèmes complexes. Les concepts et les méthodologies développés ont été validés par des projets de conception de systèmes de production chez un équipementier automobile. Enfin, des développements possibles d’outils d’aide à la conception supportant la méthodologie proposée sont discutés. / Manufacturing systems have become large scale systems with increasing complexity particularly magnified by highly changing contexts. The system’s ability to cope with change (i.e. changeability) is recognized as a critical lifecycle property in the manufacturing system and engineering design domains. Given the complexity of changeable manufacturing systems, the proposed methodology of this dissertation aims to support design of changeability in subscribing to the domain of system engineering. The first contribution is a formalism for modeling changeability in a systemic way. Flexibility and reconfigurability paradigms are not limited to physical components of the system, but to the overall system architecture that encompasses all engineering artifacts relating to the designed system in both the requirements and physical solution domains. The second contribution is the methodology for the design and the management of changeability. The methodology utilizes a lifecycle model for changeable systems, in which design for changeability phases alternate with re-design phases that embrace and benefit from the existing changeability capabilities. These complementary processes allow a better consistency between design decisions to embed and reuse changeability, increasing changeability potential during the lifecycle of complex systems. The developed concepts and methodologies are validated in manufacturing system design projects from an automotive supplier. Finally, perspectives on design tools assisting the proposed methodology are discussed.

The clock is the important synchronizing element in all synchronous digital systems. The difference in the clock arrival time between sink points is called the clock skew. This uncertainty in arrival times will limit operating frequency and might cause functional errors. Various clock routing techniques can be broadly categorized into 'balanced tree' and 'fixed mesh' methods. The skew and delay using the balanced tree method is higher compared to the fixed mesh method. Although fixed mesh inherently uses more wire length, the redundancy created by loops in a mesh structure reduces undesired delay variations. The fixed mesh method uses a single mesh over the entire chip but it is hard to introduce clock gating in a single clock mesh. This thesis deals with the introduction of 'reconfigurability' by using control structures like transmission gates between sub-clock meshes, thus enabling clock gating in clock mesh. By using the optimum value of size for PMOS and NMOS of transmission gate (SZF) and optimum number of transmission gates between sub-clock meshes (NTG) for 4x4 reconfigurable mesh, the average of the maximum skew for all benchmarks is reduced by 18.12 percent compared to clock mesh structure when no transmission gates are used between the sub-clock meshes (reconfigurable mesh with NTG =0). Further, the research deals with a ‘modified zero skew method' to connect synchronous flip-flops or sink points in the circuit to the clock grids of clock mesh. The wire length reduction algorithms can be applied to reduce the wire length used for a local clock distribution network. The modified version of ‘zero skew method’ of local clock routing which is based on Elmore delay balancing aims at minimizing wire length for the given bounded skew of CDN using clock mesh and H-tree. The results of ‘modified zero skew method' (HC_MZSK) show average local wire length reduction of 17.75 percent for all ISPD benchmarks compared to direct connection method. The maximum skew is small for HC_MZSK in most of the test cases compared to other methods of connections like direct connections and modified AHHK. Thus, HC_MZSK for local routing reduces the wire length and maximum skew.