CoordenaÃÃo de AperfeiÃoamento de Pessoal de NÃvel Superior

Actuellement, la majorité des composants à semi-conducteur pour l'électronique de puissance est réalisée à partir de silicium. Afin de répondre aux nouvelles contraintes électriques et thermiques imposées par la montée en tension et en densité de puissance des convertisseurs d'énergie électrique, une solution repose sur l'emploi d'un semi-conducteur à large bande interdite tel que le carbure de silicium (SiC), du fait de son champ électrique critique (EC) environ dix fois plus élevé que celui du silicium et de sa capacité à fonctionner à des températures supérieures à 200 °C. Une revue des nombreuses publications concernant des diodes en SiC de tenue en tension élevée, voire leur disponibilité commerciale (jusqu'à 10 kV), est présentée, qui montre les progrès réalisés grâce aux efforts portés sur l'amélioration du matériau et l'optimisation de la protection périphérique des composants. L'étape de passivation primaire reste une étape critique très souvent mentionnée. Beaucoup moins de travaux prennent en considération l'impact des matériaux de passivation secondaire et d'encapsulation. L'objectif de cette thèse est de contribuer à une meilleure connaissance des paramètres et des mécanismes de rupture impactant la tenue en tension à l'état bloqué de l'ensemble que forment la puce et son l'environnement isolant électrique. Ainsi, une étude expérimentale de l'influence de différents paramètres liés au semi-conducteur ainsi qu'aux matériaux de passivation et d'encapsulation présents en surface de la puce a été menée, à l'aide de diodes en SiC-4H avec protection périphérique par poche implantée, réalisées par la société IBS, dans le cadre du projet de recherche 'FilSiC'. Dans un premier temps, une étude par simulation numérique de l'ensemble de la structure (SiC, électrodes métalliques, isolants) a été effectuée à l'aide du logiciel Sentaurus Device (Synopsys). Elle a permis de quantifier les contraintes en champ électrique dans toute la structure pour une tension appliquée donnée, et leur sensibilité aux caractéristiques des matériaux isolants prises en compte. Cette étude a également servi au choix des paramètres liés au substrat épitaxié et à la géométrie latérale et en surface des diodes (les paramètres technologiques étant fixés par ailleurs), pertinents pour l'étude expérimentale de leur tension de rupture, dans une gamme de 1 kV à 6 kV. En parallèle, la caractérisation électrique, au sein de structures Métal-Isolant-Semi-conducteur, du matériau de passivation primaire utilisé (dépôt épais de dioxyde de silicium), dans une gamme de température jusqu'à 300 °C, a permis de déterminer ses propriétés électriques, dont la rigidité diélectrique. Le travail a ensuite porté sur la caractérisation à température ambiante de la tension de rupture de la structure complète des différentes diodes fabriquées, effectuée sous vide et sous azote à la pression atmosphérique. Les comportements expérimentaux visualisés sous vide au moment du claquage, et couplés aux informations issues des simulations, ont notamment permis d'estimer les valeurs des champs maximaux induits dans les différents matériaux isolants, et de corréler leur impact avec les valeurs de rigidité diélectrique connues pour ces isolants. Les résultats complémentaires sous azote ont permis de confirmer certains paramètres technologiques et mécanismes mis en jeu lors du claquage des diodes d'autre part. Plusieurs conclusions utiles pour l'optimisation des paramètres technologiques (épitaxie et poche) et des couches isolantes de passivation et d'encapsulation (épaisseur, permittivité) de la diode 'haute tension' en SiC ont pu être dégagées de ces travaux. / Nowadays, most of the semiconductor devices used in power electronics are silicon (Si) based devices. In order to meet the new electrical and thermal constraints induced by the demand in rising both the operating voltage and the power density of the electrical energy converters, the use of wide band gap semiconductors such as silicon carbide (SiC) may represent an adequate solution, thanks to their critical electric field (EC) which is about ten times higher than that of Si and to their ability of operating at temperatures beyond 200 °C. A state-of-the-art on the readily (commercially) available high voltage SiC diodes (10kV or higher) is presented, highlighting the progress made in improving the materials themselves as well as their peripheral protection. However, regarding the die insulating materials, the studies mainly focus on the primary passivation step, which was often mentioned as the most critical one. Obviously much less work is carried out on the impact of the secondary passivation and encapsulation materials. The goal of this study is to contribute to a better knowledge of the mechanisms involved in the SiC chips and electrically insulating environment breakdown while in a blocking state, as well as to the identification of the most relevant parameters acting on these phenomena. Thus, a study of the correlated properties of the semiconductor and the passivation and encapsulation materials present on the surface of the chip was carried out on SiC-4H bipolar diodes protected by junction termination extension (JTE), supplied by IBS society, within the framework of the 'FilSiC' research project. First, a numerical simulation study of the entire structure (SiC and insulating materials) was carried out using the Sentaurus Device software (Synopsys). This allowed for quantifying the electric field stresses throughout the structure for a given applied voltage as well as their dependence on the properties of the considered insulating materials. This study was equally used for choosing the appropriate parameters of the epitaxial substrate and for designing the lateral and the surface geometry of the diodes (the technological parameters being fixed elsewhere), in view of the subsequent experimental study of their breakdown voltage in the 1kV-6kV range. Concurrently, the electrical characterization of the primary passivation material used (thick silicon dioxide layer) was performed by using MIS (metal-insulator-semiconductor) type structures, in a temperature range of up to 300 °C. This allowed to determine its main electrical properties, particularly the dielectric breakdown voltage. The work then focused on the room-temperature characterization of the breakdown voltage of the full structures built around the different manufactured diodes. The tests were carried out both under high vacuum conditions and under nitrogen at atmospheric pressure. The behavior of the different study cases observed under vacuum conditions during the breakdown, coupled with the simulation results, allowed to determine the values of the maximum electric fields induced in the different insulating materials and to correlate them to their known dielectric breakdown values. On the other hand, additional results obtained under nitrogen atmosphere confirmed some technological parameters and mechanisms at play during the breakdown of the diodes. Several guidelines for the optimization of these technological parameters (epitaxy and JTE) and of the insulating passivation and encapsulation layers (thickness, permittivity) of the "high voltage" SiC diode were derived from this study.

De nos jours, les liaisons par fibres optiques monomode ou multimodes équipent de plus en plus de bâtiments, de lieux et sites de transports publics (gares, aéroports, autoroutes, ports ou plateformes multimodales). Ceci est dû au débit important qu’offre la fibre optique et à son atténuation très faible sur de longues distances. Afin de gérer au mieux la transmission au sein de la fibre optique, les performances de divers codes à une dimension 1D OOC et PC et deux dimensions 2D-MWOOC sur les récepteurs conventionnels ont été étudiées. Cependant, les performances obtenues restent limitées lorsque le nombre d’utilisateurs croit significativement. En ne tenant pas compte du bruit causé par les composants du système, la dégradation des performances est principalement due aux interférences d’accès multiples (IAM). De ce fait, nous proposons dans le cadre de cette thèse d’optimiser les performances du récepteur PIC en ajoutant un facteur de compensation qui permet de réduire au mieux les interférences d’accès multiples. Ceci est étudié avec les codes optiques à deux dimensions 2D-PC/PC que nous générons. Des expérimentations sur un banc d’essai optique en laboratoire sont effectuées pour illustrer la mise en oeuvre de multiservices. Une validation de certains résultats théoriques est également menée sur un simulateur dédié. / Nowadays, public transport spaces (train stations, airports, highways, ports or multimodal platforms) and buildings are being more and more equipped by single mode or multimode optical fibers. The high throughput offered and the very low attenuation over long distances proposed by optical fiber are indeed very promising. For a better management of optical fiber transmissions, the performance of various one-dimensional 1D OOC and PC codes, and twodimensional2D- MWOOC codes on conventional receivers have been previously studied.These studies show that a good level of performance is only available to a restricted number of users. Assuming noiseless components in the system, the performance degradation is mainly due to multiple access interference (MAI). Therefore, we propose in this thesis to optimize the performance of PIC receivers by adding a compensation factor that can best reduce the MAI. This is studied with two-dimensional optical codes 2D-PC/PC that we have generated. Experiments on a laboratory test bench were made to implement multiple services. The theoretical studies and the channel optical transmission simulations were also validated by using a dedicated simulator tool.

SiC is a hard man-made material and has emerged as an excellent material for a wide range of applications which are exposed to extreme conditions such as high temperatures and harsh chemical environments. These applications range from SiC being used as an abrasive, to a refractory material, to a semiconductor material for high power and high frequency electronic devices. The properties of the material for each application is different, with the semiconductor grade material for electronic devices being the most refined. SiC, with its excellent thermal properties and high resistance to harsh chemical environments, lends itself to being an ideal support for catalyst systems. Various characterisation & analysis techniques such as Scanning Electron Microscopy (SEM), Energy Dispersive Spectroscopy (EDS), X-ray Diffraction (XRD), Fourier Transform Infrared Spectroscopy (FTIR) and Gas Chromatography (GC) are used in this thesis to investigate the suitability of single crystal SiC for high temperature catalytic systems. Low temperature oxidation of methane was used to investigate the catalytic activity of: Porous and standard 4H-SiC with and without Pd Porous and Standard 6H-SiC with and without Pd. Nanocrystalline Beta-SiC powder with and without Pd. Part of the samples were impregnated with Pd using Palladium Nitrate (Pd (NO3)2) which is a common precursor for Pd. Activation treatments which were investigated were oxidation and reduction. Oxidation was generally better in activating the catalyst, as was expected, since the PdO phase is known to be more active in oxidising methane. A mixed set of Pd and PdO were observed by SEM and EDS which were the main characterisation techniques used to analyze the structure of the catalysts before and after the reaction. The Beta-SiC showed by far the best activity which could be attributed to the micro-crystalline powder format in which it was used, where as all other catalysts studied here were derived from crushed wafer pieces. Type II porous 4H-SiC was another of the samples which registered impressive results, vis-à-vis catalytic activity.

Des mesures de magnétorésistances locales et non locales dans des monocouches de graphène obtenues par sublimation sur la face silicium du carbure de silicium (SiC) sont présentées dans cette thèse. L’objectif est d’étudier les phénomènes physiques qui apparaissent proche de point de neutralité de charge (dopage faible en trous) dans ces monocouches. Or, celles-ci sont généralement fortement dopées en électrons à cause de l’interaction avec la couche d’interface et le substrat. Des dispositifs en forme de barre de Hall encapsulés par une résine sont utilisés. Le contrôle du niveau de Fermi dans ces dispositifs est réalisé en utilisant la méthode de décharge corona. L’amplitude du désordre est évaluée dans ces monocouches de graphène en : (i) ajustant la courbe de résistivité en fonction du coefficient de Hall obtenue à température ambiante ; (ii) ajustant les courbes de dépendance en température de la densité de Hall pour les échantillons proche de point de neutralité de charge. Toutes ces analyses donnent une amplitude du désordre de l’ordre de (20 ±10) meV. Les échantillons préparés avec un faible dopage en trous sont ensuite étudiés en régime d'effet Hall quantique. Les mesures de magnétorésistances montrent que la résistance de Hall présente un comportement ambipolaire en fonction du champ magnétique. Ce comportement coïncide avec l’apparition d’un maximum local dans la résistance longitudinale. Ces résultats sont expliqués via un modèle de transfert de charge entre régions de différents dopages dans le graphène. Néanmoins, l’origine microscopique de ces régions est mal connue. Finalement, des mesures non locales sont effectuées sur ces mêmes échantillons et montrent l’apparition des résistances non locales importantes dont la valeur peut, dans certains cas, dépasser les résistances longitudinales correspondantes. L'analyse de ces résultats montre que la contribution du courant de spin et des effets thermiques dans l’apparition de ces tensions non locales est négligeable. Cependant, les données expérimentales sont raisonnablement reproduites par un modèle de conduction basé sur des états de bord rétrodiffusés par le "bulk" isolant. / Local and nonlocal magnetoresistances measurements on monolayer graphene grown on the silicon face of silicon carbide (SiC) are reported. The purpose of this work is to understand the physical phenomena appearing close to the charge neutrality point in these monolayers. The first issue to overcome was that graphene is generally strongly doped with electrons due to the interaction with the substrate. The control of the Fermi level has been realised using the corona discharge method. The disorder amplitude has been evaluated in these structures by : (i) fitting the resistivity dependence curve of the Hall coefficient obtained at room temperature; (ii) fitting the temperature dependence of the Hall density for samples that were prepared near the charge neutrality point. All these analyses gave a disorder strength equal to (20 ± 10) meV. It is then shown that for samples with low hole doping, the Hall resistance exhibits an ambipolar behavior as a function of the magnetic field. This behavior is accompanied by the appearance of a local maximum in the longitudinal resistance.This behavior is been explained by a charge transfer model between regions of different doping in graphene. Nevertheless, the microscopic origin of these regions is poorly known. Finally, nonlocal measurements carried out on these samples showed the appearance of important nonlocal resistances which in some cases exceed the corresponding longitudinal resistances. The analysis of these results shows that the contribution of spin current and thermal effects on the occurrence of these nonlocal voltages is neglegible. In contrast, the experimental data are reproduced quite well by a model based on counter-propagating edge states backscattered by the bulk.

Le carbure de silicium (SiC) semble être actuellement le candidat le plus viable des semi-conducteurs à large bande interdite pour remplacer le silicium (Si) dans un avenir proche. En raison de ses propriétés intrinsèques, le SiC permet de développer des dispositifs à semi-conducteurs aux caractéristiques supérieures offrant de grandes améliorations de performances, et se traduisant également par des conceptions plus efficaces et compactes dans diverses applications de l'électronique de puissance. Les MOSFET de 1,2 kV SiC, de loin les composants les plus répandus de la famille pour équiper les sources de puissance, ont rapidement été déployés pour remplacer les modules IGBT Si en raison de leur résistance à l'état passant faible et de leurs excellentes performances de commutation dans toutes les plages de température. Cependant, encore à un stade précoce de développement, les MOSFET SiC présentent leurs problèmes techniques et économiques propres, lesquels problèmes ont freiné leur expansion en électronique de puissance. La caractérisation et la modélisation, en particulier l'état de fonctionnement du MOSFET SiC, ont été examinées dans le cadre de cette thèse afin de mettre en lumière les spécificités et les conséquences qui en découlent sur la conception des convertisseurs de puissance. C’est ainsi qu’une méthodologie de caractérisation statique pour les MOSFET à haute tension a été développée. Les caractéristiques ont été mesurées par méthodes appropriées permettant à la température de la jonction de rester constante pendant la mesure. Les résultats expérimentaux ont été analysés et comparés à ceux relatifs aux dispositifs conventionnels en Si. Ensuite, un nouveau modèle compact du module MOSFET SiC a été mis au point sur le logiciel Saber pour des simulations orientées circuit. Ce modèle prend en compte les phénomènes physiques observés, notamment les effets des pièges d’interface, le comportement JFET intrinsèque, le canal court et la température. En tant que version modifiée de Shichman Hodges, le modèle utilise un nombre raisonnable de paramètres d’ajustement, lesquels sont principalement extraits par identification des courbes de données expérimentales à l’aide d’un logiciel d’optimisation, et pour les autres étant basés sur les données disponibles dans la fiche technique du composant étudié. Finalement, nous avons abordé la caractérisation électro-thermique des MOSFET de SiC. Pour remédier à la présence de pièges d'interface, des bancs de test dédiés ont été développés pour la mesure de la température MOSFET au SiC sur la base du TSEP. Une simulation par éléments finis 3D (FEM) est réalisée pour étudier la distribution thermique à l'intérieur du module. En comparant avec les expériences, le modèle électro-thermique a été validé avec une précision acceptable. / Silicon carbide (SiC) has actively been emerged as the most viable candidate of the wide band gap (WBG) semiconductors to replace silicon (Si) in the near future. Due to its inherent properties, SiC enables the development of new generation semiconductor devices that offer great performance improvements, resulting in more efficient and compact designs in various power electronics applications. The 1.2 kV SiC MOSFETs, which are by far the most important devices in the SiC family, have been quickly used as the replacement of Si IGBTs in many applications due to their superior characteristics. However, at an early stage of development, SiC MOSFETs come with their own list of technical and economic issues which have somehow limited their widespread implementation for power electronics applications. The characterization and modeling, in particular on-state of the SiC MOSFET, have been investigated in this dissertation to develop insight of the unique characteristics along with the effects on the design of power converters. In such a way, the characterization test benches for high voltage power MOSFETs have been developed. The device is characterized using appropriate methods, which allows the junction temperature to remain constant during the measurement. The characteristics are then analyzed and compared to these of Si counterpart to provide further understanding of SiC MOSFETs. Subsequently, a novel compact model has been developed for circuit simulation, taking into account physical phenomena including interface traps, short-channel, intrinsic JFET and temperature effects. As a modified version of the Shichman Hodges, the model employs a few adjustment parameters, which are mostly derived from curve fitting of experimental data, using optimization tool software. The proposed model with fairly simple current equation thus is expedient to represent the DC behavior of power MOSFET for a wide range of operation conditions. In the end, the thermal characterization of SiC MOSFETs is examined. The on-resistance has been proposed as a temperature-sensitive electrical parameter (TSEP) to estimate the junction temperature. In the presence of the interface traps, the dedicated test benches have been developed for SiC MOSFET temperature measurement based on TSEP. 3D Finite element (FEM) simulation is performed to investigate thermal distribution inside the module. By comparing with the experiments, the electro-thermal model is validated with acceptable accuracy.

L'utilisation potentielle de composites SiC/SiC comme matériau de gainage dans des réacteurs nucléaires du futur nécessite de comprendre et prévoir leur comportement mécanique complexe, mêlant endommagement et forte anisotropie. Dans le cadre d'une approche multi-échelle, les travaux présentés concernent l'étude du premier changement d'échelle : de l'échelle des constituants élémentaires à celle du toron. Des approches micromécaniques sont mises en œuvre afin de décrire le comportement macroscopique du toron en tenant compte des hétérogénéités de microstructure ainsi que des mécanismes d'endommagement activés à l'échelle locale. Une caractérisation microstructurale fine du toron permet de générer une microstructure virtuelle et d'en étudier la réponse élastique par homogénéisation numérique. En plus d'aborder la notion de VER mécanique, cette étude met en évidence les effets importants de la porosité résiduelle, issue du procédé d'infiltration de la matrice, sur le comportement transverse du toron. L'endommagement longitudinal est étudié par l'intermédiaire de minicomposites, dont l'évolution microscopique des mécanismes d'endommagement (fissures matricielles et ruptures de fibre) est analysée expérimentalement (essais in-situ MEB et tomographie). Cette caractérisation permet notamment d'identifier les paramètres interfaciaux d'un modèle statistique d'endommagement 1D. Si les hypothèses classiques permettent de bien décrire la fissuration matricielle aux deux échelles d'observation, il est nécessaire de les modifier pour obtenir un comportement à rupture correct.

No description available.

Dans le domaine aéronautique, les systèmes électriques remplacement progressivement les systèmes de contrôle mécaniques ou hydrauliques. Les bénéfices immédiats sont la réduction de la masse embarquée et des performances accrues à condition que l'électronique supporte l'absence de système de refroidissement. Si la haute température de fonctionnement n'empêche pas d'atteindre une fiabilité suffisante, il y aura réduction des coûts opérationnels. Des étapes clefs ont été franchies en introduisant des systèmes à commande électriques dans les aéronefs en lieu et place de systèmes conventionnels : freins électriques, inverseur de poussée, vérins électriques de commandes de vol... Toutes ces avancées se sont accélérées ces dernières années grâce entre autre à l'utilisation de nouveaux matériaux semiconducteurs, dit à grand gap (SiC, GaN...), opérant à haute température et palliant ainsi une faiblesse des dispositifs classiques en silicium (Si). Des composants de puissance haute température, diode Schottky ou transistor JFET SiC, sont ainsi disponibles commercialement et peuvent supporter des ambiantes de plus de 220°C. Des modules de puissances (onduleur) à base de transistor JFET SiC ont été réalisés et validés à haute température. Finalement la partie " commande " de ces modules de puissance reste à concevoir pour les environnements sévères pour permettre leur introduction dans le module de puissance. C'est dans ce contexte de faiblesse concernant l'étage de commande rapprochée qu'a été construit le projet FNRAE COTECH, et où s'inscrivent les travaux de cette thèse, Dans un premier temps, un état de l'art sur les drivers et leurs technologies nous a permis de souligner le lien complexe entre électronique et température ainsi que le potentiel de la technologie CMOS sur Silicium sur Isolant (SOI) pour des applications hautes températures. La caractérisation en température de drivers SOI disponibles dans le commerce nous a fourni des données d'entrée sur le comportement de tels dispositifs. Ces caractérisations sont essentielles pour visualiser et interpréter l'effet de la température sur les caractéristiques du dispositif. Ces mesures mettent aussi en avant les limites pratiques des technologies employées. La partie principale de cette thèse concerne la conception et la caractérisation de blocs ou IPs pour le cœur d'un driver haute température de JFET SiC. Elle est articulée autour de deux runs SOI (TFSmart1). Les blocs développés incluent entre autres des étages de sortie et leurs buffers associés et des fonctions de protection. Les drivers ainsi constitués ont été testés sur un intervalle de température allant de -50°C à plus de 250°C sans défaillance constatée. Une fonction originale de protection des JFETs contre les courts-circuits a été démontrée. Cette fonction permet de surmonter la principale limitation de ces transistors normalement passant (Normaly-ON). Finalement, un module de bras d'onduleur a été conçu pour tester ces driver in-situ.

This thesis is dedicated to investigation of carrier dynamics in 3C-SiC crystals and heterostructures by using light-induced transient gratings and differential transmission techniques. The experimental studies in a wide range of excess carrier densities and temperatures revealed the influence of several particular growth conditions in different growth techniques on electronic properties of grown layers, and hence, a possibility to characterize indirectly the structural perfection of a layer by non-destructive optical means. Based on these results, we were able to evaluate and compare quality of 3C-SiC specimens manufactured by nearly all currently available growth techniques and to distinguish the most promising growth methods for 3C-SiC semiconductor. Moreover, we found a novel way, based on DT technique, to determine the carrier trap concentration in finite thickness layers, as well as to attribute them to specific impurity species. Finally, we investigated the influence of substrate surface features on carrier lifetime and mobility of the overgrown layers. / Disertacija yra skirta krūvininkų dinamikos tyrimams 3C-SiC kristaluose ir heterostruktūrose naudojant šviesa indukuotų dinaminių gardelių ir diferencinio pralaidumo metodikas. Atlikti tyrimai plačiame žadinimų ir temperatūros intervale atskleidė skirtingų auginimo technologijų ir jų tam tikrų parametrų įtaką opto-elektroninėms užaugintų sluoksnių savybėms, kas įgalino atlikti medžiagos neardančią, optinę kristalų struktūrinės kokybės charakterizaciją. Remiantis gautais rezultatais mes galėjome palyginti visomis plačiausiai naudojamomis auginimo technologijomis užaugintų 3C-SiC bandinių kokybę, taigi ir įvertinti perspektyviausią 3C-SiC puslaidininkio auginimo metodą. Šiame darbe atradome naują būdą, paremtą diferencinio pralaidumo metodika, krūvininkų gaudyklių koncentracijos ir šių priemaišinių atomų prigimties nustatymui pakankamai plonuose sluoksniuose. Taip pat, tyrėme padėklo paviršiaus įtaką krūvininkų gyvavimo laikui ir judriui epitaksiniuose sluoksniuose.