In this thesis, a MP3 audio decoder has been designed as System-on-a-Chip using hardware/software co-design techniques. The MP3 audio decoder was built on a fast prototyping platform as ARM Integrator. The hardware architecture was built on the LEON2 SoC architecture, which contained an open source SPARC-V8 architecture compatible processor and an AMBA bus. Because MP3 decoding process was very computation-intensive for software-only decoder to decode in real-time on the LEON2 architecture, an IMDCT and poly phase synthesis filter bank hardware combined core pre-designed as an AMBA compatible core from our lab was reused and integrated. Besides integrating the IP, the MP3 decoding process was changed to use integer calculations instead of floating-point ones. In order to fast prototype LEON2 successfully on ARM Integrator, some modification of the LEON2 SoC hardware architecture was also made for example adding FIFO, modifying the memory controller, etc.

Starting 80¡¦s, Taiwan¡¦s IC design industry has made brilliant achievements so far, ranked as No. 2 in the world , just second only to U.S.A. However in recent years, as competition being fierce day by day, entry barriers such like capital and technology are getting higher and higher which make it more and more difficult to have new star company in the industry. Especially under the major trend of SoC (system on chip), what it will be of the competitiveness of Taiwan¡¦s IC design industry? How the industry should react to the SoC trend? This is what this thesis intend to find out. Moreover, we take F company which is a new IC design company in Taiwan as an example to enrich the study and make it more practical. Through the study of this thesis, we find the SoC trend has impacted Taiwan¡¦s IC design industry definitely. The impacts including not only the higher entry barrier of the industry but also the cooperation structure between system makers and IC design company. In addition, the IC design industry environment has huge change which including medium and small size company will getting harder to survive, the company who focus on technology development only will be less competitive, and participation of China as both of market provider and industry competitor. The impact of the participation of China will expand rapidly, and the one who react with it earlier will get better chance to survive.

The first topic of this thesis proposes a neural stimulation, recording and impedance measuring system for implantable applications. It includes a stimulation DAC, a instrumentation amplifier, an ADC, and a digital controller which decides the operation of each block according to the required functions. The function provided by the system include micro-stimulation, neural signal recording, or impedance measurement. The second topic is to describe a dual-OPA coil driver for SOC heat dissipation. It includes two class AB complementary output drivers which can drive an inductance load, such as micro motors and fans. It also discusses the feasibility of a bipolar transistor in CMOS process.

Integrated temperature sensors play an important role in enhancing the performance of on-chip power and thermal management systems in today's highly-integrated system-on-chip (SoC) platforms, such as microprocessors. Accurate on-chip temperature measurement is essential to maximize the performance and reliability of these SoCs. However, due to non-uniform power consumption by different functional blocks, microprocessors have fairly large thermal gradient (and variation) across their chips. In the case of multi-core microprocessors for example, there are task-specific thermal gradients across different cores on the same die. As a result, multiple temperature sensors are needed to measure the temperature profile at all relevant coordinates of the chip. Subsequently, the results of the temperature measurements are used to take corrective measures to enhance the performance, or save the SoC from catastrophic over-heating situations which can cause permanent damage. Furthermore, in a large multi-core microprocessor, it is also imperative to continuously monitor potential hot-spots that are prone to thermal runaway. The locations of such hot spots depend on the operations and instruction the processor carries out at a given time. Due to practical limitations, it is an overkill to place a big size temperature sensor nearest to all possible hot spots. Thus, an ideal on-chip temperature sensor should have minimal area so that it can be placed non-invasively across the chip without drastically changing the chip floor plan. In addition, the power consumption of the sensors should be very low to reduce the power budget overhead of thermal monitoring system, and to minimize measurement inaccuracies due to self-heating. The objective of this research is to design an ultra-small size and ultra-low power temperature sensor such that it can be placed in the intimate proximity of all possible hot spots across the chip. The general idea is to use the leakage current of a reverse-bias p-n junction diode as an operand for temperature sensing. The tasks within this project are to examine the theoretical aspect of such sensors in both Silicon-On-Insulator (SOI), and bulk Complementary Metal-Oxide Semiconductor (CMOS) technologies, implement them in deep sub-micron technologies, and ultimately evaluate their performances, and compare them to existing solutions. / text

Les reïnes epoxi estan dins dels polímers més utilitzats com a materials per aplicacions elèctriques i electròniques. Se les pot trobar com a aïllants en materials conductors i en la construcció de turbines i commutadors degut a la bona combinació de propietats tèrmiques, elèctriques i mecàniques que posseeixen. A més, tenen un cost relativament baix i són fàcils d'aplicar. Un dels seus majors usos és el de recobriments en microelectrònica. La protecció dels delicats xips contra agents atmosfèrics, pols, humitat i desgast mecànic s'ha de realitzar amb un material que sigui capaç de polimeritzar sense produir una gran contracció i amb un coeficient d'expansió tèrmica similar al dels components del xip.Degut a aquests requeriments l'ús de les reïnes epoxi es veu sovint limitat per una sèrie d'inconvenients que presenten com són la seva persistència en el medi ambient una vegada finalitzada la seva útil, la fragilitat dels materials que s'obtenen i la contracció que sofreixen durant el curat. Per tal de solucionar aquests problemes, en la present tesi s'ha estudiat la copolimerització de la reïna epoxi de diglicidiléter de bisfenol A (DGEBA) amb monòmers expandibles, com són els espiroortocarbonats (SOCs) i els carbonats cíclics de cinc i sis membres. A més, s'ha optat per la polimerització per obertura d'anell ja que és el mecanisme que comporta una menor contracció. Els espiroortocarbonats són considerats monòmers expandibles degut a que durant la polimerització és produeix un canvi de distàncies d'enllaç del monòmer al polímer. Per cada enllaç covalent que es forma al polimeritzar se'n trenquen dos en el monòmer, que passen a distàncies de Van der Waals, contrarestant la contracció. En els carbonats cíclics l'expansió és deguda al canvi de interaccions que experimenten al polimeritzar passant d'una forta interacció entre monòmers a una interacció més feble entre cadenes polimèriques. La copolimerització s'ha realitzat tant catiònica com aniònicament. Per la copolimerització catiònica s'han utilitzat diferents triflats de lantànid, preferentment el de lantà i el d'iterbi ja que aquest són els que presenten més diferències quan a l'acidesa de Lewis i a la duresa de Pearson. Aquests iniciadors no són convencionals per polimeritzacions catiòniques però han demostrat tenir la capacitat de dur a materials entrecreuats amb bones propietats mecàniques i menys fràgils que els obtinguts utilitzant com a iniciador els complexos de BF3 que s'utilitzen habitualment per a polimeritzacions catiòniques. Per la copolimerització aniònica s'ha utilitzat com a iniciador la N,N-dimetilaminopiridina (DMAP). La copolimerització del DGEBA amb SOCs o amb carbonats cíclics permet introduir grups carbonat a la xarxa. Aquests grups són tèrmicament escindibles amb el que s'han obtingut materials tèrmicament degradables a temperatures moderades. A més, la introducció d'una part alifàtica, procedent dels monòmers expandibles, així com l'augment en la distància entre nusos ha permès obtenir materials menys fràgils ja que la xarxa té més mobilitat. També s'ha aconseguit reduir la contracció després de la gelificació respecte a la que experimenta en curar la reïna pura i en la copolimerització amb l'espiroortocarbonat s'ha aconseguit reduir la contracció global, arribant a materials amb una contracció inexistent i en una de les mostres s'ha obtingut un material que inclòs s'havia expandit. / Epoxy resins are among the most important thermosetting materials used as electric and electronic packaging applications. They are used like insulators in conductive materials and in construction of turbines and commutators due to good mechanical, electrical and thermal properties. In addition, they have a low cost and they are easy to apply. One of their more important uses is as coatings, underfills and encapsulants in microelectronics. The protection of delicate chips against atmospheric agents, dust, humidity and mechanical erosion must be done with a material able to cure without producing a great contraction and with a coefficient of thermal expansion similar to the ones of the components of the chip.Due to these requirements sometimes the epoxy resins have limited their use due to a series of disadvantages that display as their persistence once their utility life is over, their fragility and the contraction that experiments during curing. With the aim to solve these problems the diglycidyl ether of bisphenol A (DGEBA) has been copolymerized with expanding monomers such as spiroorthocarbonates (SOCs) and five and six membered cyclic carbonates. In addition, we choose the ring-opening polymerization mechanism because it leads to a smaller contraction.Spiroorthocarbonates are considered expandable monomers because there are changes in the linking distances in the monomer, when it transforms into the polymer. By each covalent linkage that forms on polymerizing, two covalent linkages transform into Van der Waals distances, reducing the contraction. In the cyclic carbonates the expansion is due to the change of interactions that experiments on polymerizing, which transform a strong interactions between monomers to a weaker interaction between polymeric chains. The copolymerization has been done with cationic and anionic initiators. In the cationic polymerization we used different lanthanide triflates, mainly ytterbium and lanthanum triflates because they have the higher differences in their Lewis acidity and their Pearson hardness. These initiators, which are not conventional, proved to be able to conduct to thermosets with good mechanical properties and less fragile. In anionic polymerization we used N,N-dimethylaminopyridine (DMAP) as initiator. The copolymerization of DGEBA with SOCs or cyclic carbonates allow incorporate carbonate groups in the network. These groups are thermally cleavable and therefore we could obtain materials, which can be degraded at moderate temperature. Furthermore, the presence of aliphatic moieties, which comes from expandable monomers, and the increase in the length between crosslinks allowed the preparation of less fragile materials, because the higher mobility of the network. Moreover, we could reduce the contraction after gelation in comparison to that experimented by the curing of the pure resin. In addition, in the copolymerization with the spiroorthocarbonate, we can reduce the global contraction obtaining materials with zero shrinkage and in one of the samples we obtained even an expansion in the material.

With increased density of modern System on Chip(SoC) communication between nodes has become a major problem. Network on Chip is a novel on chip communication paradigm to solve this by using highly scalable and efficient packet switched network. The addition of intelligent networking on the chip adds to the chip’s power consumption thus making management of communication power an interesting and challenging research problem. While VLSI techniques have evolved over time to enable power reduction in the circuit level, the highly dynamic nature of modern large SoC demand more than that. This dissertation explores some innovative dynamic solutions to manage the ever increasing communication power in the post sub-micron era. Today’s highly integrated SoCs require great level of cross layer optimizations to provide maximum efficiency. This dissertation aims at the dynamic power management problem from top. Starting with a system level distribution and management down to microarchitecture enhancements were found necessary to deliver maximum power efficiency. A distributed power budget sharing technique is proposed. To efficiently satisfy the established power budget, a novel flow control and throttling technique is proposed. Finally power efficiency of underlying microarchitecture is explored and novel buffer and link management techniques are developed. All of the proposed techniques yield improvement in power-performance efficiency of the NoC infrastructure.

Les densités d'intégration actuelles des circuits intégrés permettent de disposer de SoC (systèmes sur puce) de plus en plus complexes, intégrant de plus en plus de standards. Par conséquent, le problème des interconnexions entre tous les blocs IP (Intellectual Property) constituant le SoC devient un point critique que les structures de communications actuelles ne parviennent plus à solutionner.<br />Ces problèmes sont notamment liés aux besoins de plus en plus forts en mobilité et en débit dans les architectures de communication actuelles et futures. Ainsi, les solutions à base de NoC (Network on Chip) offrent de bonnes perspectives en terme de bande passante et de flexibilité pour pallier notamment aux limites actuelles des topologies bus. Les travaux de thèse présentés ici portent sur la méthodologie de modélisation et d'exploration d'architectures de réseaux sur puce appliquée aux télécommunications.<br />Le contexte radio-télécommunications étudié est celui proposé dans le cadre du projet Européen 4MORE pour lequel nous avons contribué. Une des contraintes de ce projet était d'intégrer dans un SoC la technique MC-CDMA (Multiple Carrier Code Division Multiple Access) combinant la technique MIMO en utilisant un média de communication innovant.<br />Ainsi, nous avons contribué à cette intégration en proposant une méthodologie de conception permettant d'aider le concepteur dans le choix des différents paramètres caractérisant le NoC pour satisfaire les contraintes temps réel de l'application spécifiées dans le cahier des charges.<br />Ces travaux de thèse ont porté sur la modélisation et l'interconnexion des composants IP constituant la chaîne algorithmique du projet 4MORE afin de les intégrer dans un modèle SystemC du NoC. Par ailleurs, les choix de dimensionnement du réseau et des contraintes de placement des blocs IP sur celui-ci ont un impact important sur les performances globales de l'application. Nous avons mis en place un outil AAA (Adéquation Algorithme Architecture) permettant de réaliser l'adéquation des contraintes de l'application sur l'architecture en minimisant les chemins de communication tout en veillant à ne pas violer les bandes passantes théoriques des liens de communication entre routeurs.<br />Le flot de conception mis en œuvre permet au concepteur de générer le modèle SystemC du NoC et permettra à cours terme de générer le code VHDL associé du modèle SystemC simulé afin d'accélérer les phases de simulation et de donner la possibilité de valider logiciellement et matériellement (cible FPGA) l'architecture avec son application.

Sammanfattning Huvudsyftet med föreliggande kvantitativa studie var att undersöka om polisstudenter på Linnéuniversitetet i Växjö har ett högre genomsnittligt värde av känsla av sammanhang ( Kasam) i jämförelse med en slumpmässig tillfrågad kontrollgrupp av studenter på Linnéuniversitetet i Växjö. Det sekundära syftet var att utröna om det föreligger några könskillnader. Studenterna fick besvara 29 frågor på en Likertskala 1-7, i livsfrågeformuläret Kasam-29. Resultatet visade på att polisstudenter har en högre genomsnittlig grad av Kasam, men att kön inte har någon betydelse. Antalet tillfrågade respondenter var sammanlagt 92, fördelat på 54 polisstudenter varav 37 var män och 17 var kvinnor. Kontrollgruppen bestod av   38 slumpmässigt tillfrågade studenter, 16 män och 22 kvinnor. Det ojämna antalet respondenter mellan grupperna och könsfördelningen hade ingen signifikant påverkan. / Abstract The main purpose of this quantitative survey was to investigate if police students at Linné University of Växjö would have a higher degree of Sense of Coherence (SOC) in comparison to a random control group of other students at Linné University. The secondary purpose was to determine if there are any gender differences. The students answered 29 questions on the Likert scale 1-7 from the Kasam-29 questionnaire. The result showed that police students had an average higher degree of Sense of Coherence, but that gender had no effect. The total of respondents was 92, distributed on 54 police students; 37 men and 17 women. The control group consisted of  38 randomly chosen students, 16 men and 22 women. The uneven quantity of respondents between the groups and genders did not have any significant influence.

Ingeniero Civil Eléctrico / La creciente demanda de dispositivos que requieren autonomía han marcado un importante y creciente desarrollo de las baterías. En el contexto de la electromovilidad y el desarrollo sustentable de soluciones que permitan el transporte de personas a través de la ciudad es que resulta trascendental conocer el estado de carga de la batería y poder pronosticar cuando se descargará. Este trabajo se realiza en el contexto del proyecto de investigación FONDECYT 1140774 y con la colaroración de ELIBATT, Empresa que proporcionó la bicicleta eléctrica utilizada en el estudio. El objetivo de este trabajo es estimar y pronosticar la potencia máxima disponible en una batería (SoMPA) y posteriormente utilizarlo como variable para pronosticar cuando la batería se descargará, considerando distintos perfiles de uso. Las metodologías de estimación y pronóstico utilizan como base un esquema desarrollado en \cite{Claudio}. En dicho esquema se modifica principalmente el algoritmo de pronóstico donde se incluye un cálculo off-line de los perfiles de uso, se adiciona una solución para el SoMPA en función del estado de carga y de las restricciones físicas de este problema en particular, se modifica la definición de probabilidad de falla y se realiza el pronóstico de la falla en función del SoMPA y los perfiles de uso. Los datos utilizados se obtuvieron en pruebas en terreno mediante un dispositivo basado en Arduino, el que fue rediseñado y reprogramado con el fin de obtener datos representativos del uso una batería de ión-litio en una bicicleta eléctrica. Para la etapa de estimación se obtuvo que la metodología utilizada logra estimar el SoC y el Voltaje con errores menores al $5 \%$ en los set de datos utilizados mientras que la estimación del SoMPA es consistente con la potencia medida y el tiempo de falla. Además la metodología utilizada logra un pronóstico del SoMPA que permite estimar el tiempo de falla con errores menores al $12 \%$ considerando una potencia de corte en función de la máxima corriente para cada perfil de uso, es decir, el peor caso de cada perfil. Se concluye que la metodología de estimación y pronóstico basada en filtro de partículas, logra estimar y pronosticar utilizando el SoMPA como variable crítica y perfiles de uso predefinidos.

Made available in DSpace on 2014-06-12T15:52:22Z (GMT). No. of bitstreams: 1 license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5) Previous issue date: 2009 / A crescente demanda por produtos eletrônicos e a capacidade cada vez maior de integração criaram sistemas extremamente complexos em chips, conhecidos como Systemon- Chip ou SoC. Seguindo em sentido oposto a esta tendência, os prazos (time-to-market) para que estes sistemas sejam construídos vem continuamente sendo reduzidos, obrigando que muito mais funcionalidades sejam implementadas em períodos cada vez menores de tempo. A necessidade de um maior controle de qualidade do produto final demanda a atividade de Verificação Funcional que consiste em utilizar um conjuntos de técnicas para estimular o sistema em busca de falhas. Esta atividade é a extremamente dispendiosa e necessária, consumindo até cerca de 80% do custo final do produto. É neste contexto que se insere este trabalho, propondo uma metodologia de Verificação Funcional chamada IVM que irá fornecer todos os subsídios para garantir a entrega de sistemas de alta qualidade, e ainda atingindo as rígidas restrições temporais impostas pelo mercado. Sendo baseado em metodologias já bastante difundidas e acreditadas, como o OVM e o VeriSC, o IVM definiu uma organização arquitetural e um fluxo de atividades que incorporou as principais características de ambas as abordagens que antes estavam disjuntas. Esta integração de técnicas e conceitos resulta em um fluxo de verificação mais eficiente, permitindo que sistemas atinjam o custo, prazo e qualidade esperados