Global ETD Search

1	Implantation automatisée des circuits intégrés sur réseaux prédiffusés CMOS Janati Idrissi, Mohamed Abdou 01 July 1985 (has links) (PDF) Après une revue critique des méthodes de placement existantes, l'étude développe plus précisément les méthodes ascendantes sur trois points: préstructuration logique du réseau à implanter, contraintes topologiques, et prévision de la connectique afin de gérer les ressources critiques. Illustration par un travail pratique, conception d'une méthode et d'un logiciel d'implantation automatisée sur réseau prédiffusé CMOS à une couche d'aluminium. L'utilisation des méthodes de classification pour hiérarchiser les problèmes complexes est introduite pour la formation des agrégats d'éléments à placer Conception assistée Circuit intégré Circuit VLSI Technologie MOS complémentaire Algorithme Tracé graphique Classification Structure hiérarchisée Thèse Métallisation Aluminium Réseau porte Réseau prédiffusé
2	Mécanisme prédictif d'évaluation des caractéristiques géométriques des circuits VLSI Suwardi, Iping Supriana 03 June 1985 (has links) (PDF) Le travail présenté dans cette thèse porte sur le domaine de l'aide à la construction du plan de masse de circuits VLSI. Cette construction est basée sur une évaluation topologique prédictive et une approche hiérarchisée. FLOPE est un éditeur interactif permettant la construction d'un plan masse de manière structurée. Il est essentiellement destiné à communiquer avec des évaluateurs existants ou à venir. Son rôle dans la conception hiérarchique est notamment: d'anticiper les problèmes de composition grâce è l'évaluation prévisionnelle de surface, de forme et d'interconnexions lors de l'étape de décomposition; d'absorber souplement les modifications topologiques grâce à un mécanisme de propagation. FLOPE a été implanté en langage CEYX-Le-Lisp Circuit intégré Conception assistée Circuit VLSI Tracé graphique Masque Topologie Structure hiérarchisée Interconnexion Compilateur Silicium Description Construction modulaire Langage ordinateur Système CAPRI
3	Proposition d'une méthodologie de conception de circuits intégrés de communication : réalisation d'un communicateur pour le réseau local FIP Diaz Nava, Mario 01 July 1986 (has links) (PDF) FIP=Factory Instrumentation Protocol. On réalise un circuit intégré de communication pour le réseau FIP, projet national de communication entre automates réflexes, capteurs et actionneurs. Le circuit intégré est spécifié pour permettre soit la connexion de capteurs simples, soit la connexion de capteurs intelligents ou des automates de réseau. La conception de ce circuit intégré «à la demande» résulte d'une méthodologie originale. Cette méthodologie est orientée vers la conception de circuits VLSI de communication à partir d'une bibliothèque d'opérateurs flexibles, d'une part pour réduire le temps de conception, d'autre part pour donner la possibilité aux ingénieurs non spécialistes en conception de concevoir eux-mêmes leur circuit Circuit intégré Conception assistée Réseau local Télécommande Robot Application industrielle Circuit interface Circuit VLSI Contrôleur Temps réel Méthodologie Architecture système Système hiérarchisé Logiciel Assemblage Bibliothèque Module fonctionnel Tracé graphique Simulation électrique Analyse fonctionnelle Spécification Protocole transmission Coût Circuit intégré monolithique Réseau télécommunication Contrôleur communication Opérateur flexible Circuit précaractérisé
4	Conception descendante appliquée aux microprocesseurs VLSI Bertrand, François 27 September 1985 (has links) (PDF) Dans la méthode de conception sûre et descendante CAPRI applicable aux circuits intégrés VLSI, on analyse les spécifications initiales à la définition de l'architecture du circuit. La méthode proposée est une méthode par affinements successifs de spécifications dans laquelle on distingue: 1) le choix des algorithmes; 2) le choix du chemin de données associé aux blocs fonctionnels; 3) le choix de la structure de la partie contrôle. Application de la démarche descendante au microordinateur 80 C48 d'INTEL en technologie CMOS Conception assistée Circuit intégré Circuit VLSI Microprocesseur Circuit intégré monolithique Architecture système Technologie MOS complémentaire Construction modulaire Tracé graphique Masque Prototype Algorithme Instruction Réseau logique programmable Structure hiérarchisée Matériel Logiciel Circuit précaractérisé Méthode CAPRI Logiciel MACSIM Logiciel PAOLA
5	IMHOTEP : un générateur automatique d'architectures pour circuits intégrés de filtrage numérique Reyss-Brion, Jean-Frédéric 24 May 1985 (has links) (PDF) La phase de dessin des circuits intégrés est aujourd'hui le goulot d'étranglement entre la demande et la production. On présente le générateur automatique d'architectures pour circuits intégrés de filtrage numérique. La description d'un algorithme de filtrage assortie d'une contrainte «temps réel» est fournie au générateur. L'architecture optimisée en un temps requis est fournie sous la forme d'une partie opérative et d'un graphe d'états donnant le séquencement à appliquer Circuit intégré Conception assistée Compilateur Silicium Tracé graphique Masque Circuit VLSI Circuit numérique Filtre électrique Algorithme Temps réel Multiplexage Bibliothèque Optimisation Simulation ordinateur Génération Architecture Technologie NMOS Technologie MOS complémentaire Conversion AN Filtrage Traitement signal Processeur Thèse Générateur IMHOTEP

1

Page generated in 0.0585 seconds