Ce travail présente les principaux résultats obtenus avec une large gamme de dispositifs SOI avancés, candidats très prometteurs pour les futurs générations de transistors MOSFETs. Leurs propriétés électriques ont été analysées par des mesures systématiques, agrémentées par des modèles analytiques et/ou des simulations numériques. Nous avons également proposé une utilisation originale de dispositifs FinFETs fabriqués sur ONO enterré en fonctionnalisant le ONO à des fins d'application mémoire non volatile, volatile et unifiées. Après une introduction sur l'état de l'art des dispositifs avancés en technologie SOI, le deuxième chapitre a été consacré à la caractérisation détaillée des propriétés de dispositifs SOI planaires ultra- mince (épaisseur en dessous de 7 nm) et multi-grille. Nous avons montré l'excellent contrôle électrostatique par la grille dans les transistors très courts ainsi que des effets intéressants de transport et de couplage. Une approche similaire a été utilisée pour étudier et comparer des dispositifs FinFETs à double grille et triple grille. Nous avons démontré que la configuration FinFET double grille améliore le couplage avec la grille arrière, phénomène important pour des applications à tension de seuil multiple. Nous avons proposé des modèles originaux expliquant l'effet de couplage 3D et le comportement de la mobilité dans des TFTs nanocristallin ZnO. Nos résultats ont souligné les similitudes et les différences entre les transistors SOI et à base de ZnO. Des mesures à basse température et de nouvelles méthodes d'extraction ont permis d'établir que la mobilité dans le ZnO et la qualité de l'interface ZnO/SiO2 sont remarquables. Cet état de fait ouvre des perspectives intéressantes pour l'utilisation de ce type de matériaux aux applications innovantes de l'électronique flexible. Dans le troisième chapitre, nous nous sommes concentrés sur le comportement de la mobilité dans les dispositifs SOI planaires et FinFET en effectuant des mesures de magnétorésistance à basse température. Nous avons mis en évidence expérimentalement un comportement de mobilité inhabituel (multi-branche) obtenu lorsque deux ou plusieurs canaux coexistent et interagissent. Un autre résultat original concerne l'existence et l'interprétation de la magnétorésistance géométrique dans les FinFETs.L'utilisation de FinFETs fabriqués sur ONO enterré en tant que mémoire non volatile flash a été proposée dans le quatrième chapitre. Deux mécanismes d'injection de charge ont été étudiés systématiquement. En plus de la démonstration de la pertinence de ce type mémoire en termes de performances (rétention, marge de détection), nous avons mis en évidence un comportement inattendu : l'amélioration de la marge de détection pour des dispositifs à canaux courts. Notre concept innovant de FinFlash sur ONO enterré présente plusieurs avantages: (i) opération double-bit et (ii) séparation de la grille de stockage et de l'interface de lecture augmentant la fiabilité et autorisant une miniaturisation plus poussée que des Finflash conventionnels avec grille ONO.Dans le dernier chapitre, nous avons exploré le concept de mémoire unifiée, en combinant les opérations non volatiles et 1T-DRAM par le biais des FinFETs sur ONO enterré. Comme escompté pour les mémoires dites unifiées, le courant transitoire en mode 1T-DRAM dépend des charges non volatiles stockées dans le ONO. D'autre part, nous avons montré que les charges piégées dans le nitrure ne sont pas perturbées par les opérations de programmation et lecture de la 1T-DRAM. Les performances de cette mémoire unifiée multi-bits sont prometteuses et pourront être considérablement améliorées par optimisation technologique de ce dispositif.

Apresentamos mecanismos de formação e de degradação térmica de filmes fi- nos (espessura da ordem de 10 nm) de diferentes dielétricos sobre substrato de silício monocristalino. Tendo em vista a aplicação dessas estruturas em MOSFETs (transistores de efeito de campo metal-óxido-semicondutor), estudamos o consagrado óxido de silício (SiO2), os atuais substitutos oxinitretos de silício (SiOxNy) e o possível substituto futuro óxido de alumínio (Al2O3). Nossos resultados experimentais baseiam-se em técnicas preparativas de substituição isotópica e de caracterização física com feixes de íons (análise com reações nucleares) ou raios- X (espectroscopia de fotoelétrons). Observamos que: (a) átomos de silício não apresentam difusão de longo alcance (além de ~ 2 nm) durante o crescimento de SiO2 por oxidação térmica do silício em O2; (b) nitretação hipertérmica é capaz de produzir filmes finos de oxinitreto de silício com até dez vezes mais nitrogênio que o resultante do processamento térmico usual, sendo que esse nitrogênio tende a se acumular na interface SiOxNy/Si; e (c) átomos de oxigênio, alumínio e silício migram e promovem reações químicas durante o recozimento térmico de estruturas Al2O3/SiO2/Si em presença de O2. Desenvolvemos um modelo de difusão-reação que poderá vir a permitir o estabelecimento de condições ótimas de processamento térmico para filmes finos de Al2O3 sobre silício a serem empregados na fabricação de MOSFETs. / We present mechanisms of formation and thermal degradation of thin films (thickness about 10 nm) of different dielectrics on monocrystalline silicon substrate. Having in sight the application of such structures in MOSFETs (metal-oxidesemiconductor field effect transistors), we studied the standard silicon oxide (SiO2 ), its current substitutes silicon oxynitrides (SiO xNy) and the possible future substitute aluminum oxide (Al 203 ). The experimental results in this thesis are based on preparation techniques involving isotopic substitution and on physical characterization with ion beams (nuclear reaction analysis) or X-rays (photoelectron spectroscopy). We have observed that: (a) silicon atoms do not present long range diffusion (more than 2 nm) during the growth of SiO 2 by thermal oxidation of silicon in 02 ; (b) hyperthermal nitridation can yield silicon oxynitride thin films with up to ten times more nitrogen than the resulting from conventional thermal processing, and this nitrogen tends to accumulate at the SiO xNy/Si interface (c) oxygen, aluminum, and silicon atoms migrate and promote chemical reactions during thermal annealing of Al203/Si02/Si structures in the presence of 02 . A diffusion-reaction model was developed based on these results. In the future, this model may lead to optimal thermal processing conditions for Al 203 films on silicon to be used in MOSFET fabrication.

Em nossos dias a crescente busca por portabilidade e desempenho resulta em esforços focados na maximização da duração de bateria dos equipamentos em fabricação, ou seja, busca-se a conflitante solução de circuitos com baixo consumo e ao mesmo tempo com alto desempenho. Neste contexto usualmente na composição de equipamentos portáteis empregam-se SOC´s (Systems On Chip) o que barateia o custo de produção e integração destes circuitos. SOC´s são sistemas completos que executam uma determinada função integrados em uma pastilha de silício única, normalmente possuem memórias SRAM como componente do sistema, que são utilizadas como memórias de alta performance e baixa latência e/ou também como caches. O grande desafio de projeto em memórias SRAMS é a relação de desempenho versus potência consumida a ser otimizada. Basicamente por sua construção estes circuitos apresentam alto consumo de potência, dinâmica e estática, relacionada a primeira diretamente ao aumento de freqüência de operação. Um dos focos desta dissertação é explorar soluções para a redução de consumo de energia tanto dinâmica como estática, sendo a redução de consumo estático de células de memória em standby buscando desempenho, estabilidade e baixo consumo de energia. No desenvolvimento de técnicas para projeto de circuitos analógicos em tecnologias nanométricas, os TST´s (T-Shaped Transistors – Transistor tipo T) surgem como dispositivos com características potenciais para projeto analógico de baixa potência. TSTs / TATs (Trapezoidal Associations of Transistors – Associação Trapezoidal de transistores) são estruturas self-cascode que podem tornar-se uma boa escolha por apresentar redução do leakage, redução na área utilizada e com incremento na regularidade do layout e no casamento entre transistores, propriedade importantíssima para circuitos analógicos. Sendo este o segundo foco deste texto através do estudo e análise das medidas elétricas dos TSTs executadas para comprovação das características destes dispositivos. Também apresenta-se uma análise das possibilidades de utilização dos TSTs em projeto analógico para tecnologias nanométricas. / Nowadays the increasing needs for portability and performance has resulted in efforts to increase battery life, i. e., the conflicting demands for low power consumption and high performance circuits. In this context using SOC´s (System On Chip) in the development for portable equipments composition, an integration of an entire system for a given function in a single silicon die will provide less production costs and less integration costs. SOC´s normally include a SRAM memory as its building block and are used to achieve memories with low latency and short access time or (and) as caches. A performance versus power consumption analysis of SRAM memory building blocks shows a great challenge to be solved. The electrical design aspects of these blocks reveal high power consumption, dynamic and static, and the former is directly proportional to the operating frequency. The design space exploration for dynamic and leakage consumption reduction in these circuits is one of the focus of this work. The main contribution of this topic is the leakage reduction techniques based in performance, stability and low energy consumption for the memory cell stand-by mode. Among the electrical techniques developed for analog circuits at the 20-100 nanometer scale, the TST (T-Shaped Transistors) rises with potential characteristics for analog low power design. TST /TAT (Trapezoidal Associations of Transistors) are selfcascode structures and can be turning into a good alternative for leakage and area reduction. Another point is the increment in mismatch and layout regularity, all these characteristics being very important in analog designs. The TST electrical measurements study and analysis are developed to show the device properties. An analysis of the TST desired properties and extrapolation for nanometer technologies analog design are also presented.

Após quatro décadas de sucesso do SiO2 (e SiOxNy), as novas gerações de Transistores de Efeito de Campo Metal-Óxido-Semicondutor utilizarão dielétricos de porta de materiais alternativos, dentre os quais se destacam o óxido (HfO2) e os silicatos de háfnio (HfSixOy). Para implementar esses novos dielétricos, é crucial controlar seus defeitos, em particular aqueles relacionados a hidrogênio, que é um elemento químico onipresente e que influencia as características elétricas dos transistores. Nesse contexto, esta Tese investiga a físico-química do hidrogênio em filmes de HfO2 e HfSixOy (2,5–73 nm) depositados sobre silício. Tratamentos térmicos, substituição isotópica, Análise por Reação Nuclear e Espectroscopia de Fotoelétrons Induzidos por Raios-X são algumas das técnicas que foram utilizadas. Observouse que as superfícies dos filmes de HfO2 são particularmente reativas, incorporando H com tratamentos em H2 a 400–600 °C e formando hidroxilas de superfície por exposição a vapor de água à temperatura ambiente. Além disso, no volume dos filmes de HfO2 e HfSixOy foram detectados 1021–1022 H cm-3 (comparados a 1018–1019 H cm-3 no volume de SiO2 crescido sobre Si) cujas origens são os precursores metalorgânicos das deposições por vapor químico, H residual da deposição por sputtering ou absorção de vapor de água. Pelo menos parte desse H no volume do HfO2 e do HfSixOy foi atribuída a hidroxilas, que são parcialmente removidas com tratamento em H2 a 500–600 °C. No caso particular das interações com vapor de água, observou-se que espécies derivadas da água difundem através do HfO2 a temperatura ambiente. Absorção de água no volume dos filmes só foi observada para HfO2 com regiões amorfas ou para HfO2 cristalizado do qual O fora previamente removido. Além disso, em filmes de HfSixOy, foi estabelecida uma relação entre incorporação de H e pré-existência de deficiência de O. Essa relação também foi explorada por cálculos de primeiros princípios, os quais mostraram que vacâncias de O em HfSixOy capturam átomos de H exotermicamente, embasando a relação entre incorporação de H e deficiência de O que fora observada experimentalmente. / After four successful decades employing SiO2 (and SiOxNy), new generations of Metal- Oxide-Semiconductor Field-Effect Transistors will employ gate dielectrics of alternative materials, among which hafnium oxide (HfO2) and hafnium silicates (HfSixOy) are prominent. In order to implement these novel gate dielectrics, it is crucial to control their defects, particularly those related to hydrogen, which is a ubiquitous chemical element and influences the transistors electrical characteristics. In this scenario, this Thesis investigates the physical chemistry of hydrogen in HfO2 and HfSixOy films (2.5–73 nm thick) deposited on silicon. Thermal treatments, isotopic substitution, Nuclear Reaction Analysis, and X-Ray Photoelectron Spectroscopy are a few techniques that were employed. It was observed that HfO2 film surfaces are particularly reactive, incorporating H by annealing in H2 at 400– 600 °C and forming surface hydroxyls by exposing to water vapor at room temperature. Moreover, 1021–1022 H cm-3 were detected in bulk regions of the HfO2 and HfSixOy films (compared with 1018–1019 H cm-3 in bulk regions of SiO2 grown on Si). The origins of this H are the metalorganic precursors from the chemical vapor depositions, residual H from the sputtering deposition, or water vapor absorption. At least part of this H in bulk regions of HfO2 and HfSixOy was assigned to hydroxyls, which are partially removed by annealing in H2 at 500–600 °C. Particularly in the case of water vapor interactions, it was observed that waterderived species diffuse through HfO2 at room temperature. Water absorption in bulk regions of the films was only observed for HfO2 with amorphous regions or for crystallized HfO2 from where O had been previously removed. In addition, in HfSixOy films a relation between H incorporation and pre-existent O deficiency was established. This relation was further explored by first-principles calculations, which showed that oxygen vacancies in HfSixOy exothermically trap H atoms, supporting the relation between H incorporation and O deficiency that had been experimentally observed.

Este trabalho propõe uma estratégia para projeto de circuitos VLSI operando em amplo ajuste de tensão e frequência (VFS), desde o regime em Near-threshold, onde uma tensão de VDD caracteriza-se por permitir o funcionamento do circuito com o mínimo dispêndio de energia por operação (MEP), até tensões nominais, dependendo da carga de trabalho exigida pela aplicação. Nesta dissertação é proposto o dimensionamento de transistores para três bibliotecas de células utilizando MOSFETs com tensões de limiar distintas: Regular-VT (RVT), High-VT (HVT) e Low-VT (LVT). Tais bibliotecas possuem cinco células combinacionais: INV, NAND, NOR, OAI21 e AOI22 em múltiplos strengths. A regra para dimensionamento dos transistores das células lógicas foi adaptada de trabalhos relacionados, e fundamenta-se na equalização dos tempos de subida e descida na saída de cada célula, objetivando à redução dos efeitos de variabilidade em baixas tensões de operação. Dois registradores também foram incluídos na biblioteca RVT e sua caracterização foi realizada considerando os parâmetros de processo CMOS 65 nm typical, fast e slow; nas temperaturas de operação de -40°C, 25°C e 125°C, e para tensões variando de 200 mV até 1,2V, para incluir a região de interesse, próxima ao MEP. Os experimentos foram realizados utilizando dez circuitos VLSI de teste: filtro digital notch, um núcleo compatível com o micro-controlador 8051, quatro circuitos combinacionais e quatro sequenciais do benchmark ISCAS. Em termos de economia de energia, operar no MEP resulta em uma redução média de 54,46% em relação ao regime de sub-limiar e até 99,01% quando comparado com a tensão nominal, para a temperatura de 25°C e processo típico. Em relação ao desempenho, operar em regime de VFS muito amplo propicia frequências máximas que variam de centenas de kHz até a faixa de centenas de MHz a GHz, para as temperaturas de -40°C e 25°C, e de MHz até GHz em 125°C. Os resultados desta dissertação, quando comparados a trabalhos relacionados, demonstraram, em média, redução de energia e ganho de desempenho de 24,1% e 152,68%, respectivamente, considerando os mesmos circuitos de teste, operando no ponto de mínima energia (MEP). / This work proposes a strategy for designing VLSI circuits to operate in a very-wide Voltage-Frequency Scaling (VFS) range , from the supply voltage at which the minimum energy per operation (MEP) is achieved, at the Near-Threshold regime, up to the nominal supply voltage for the processes, if so demanded by applications workload. This master thesis proposes the sizing of transistors for three library cells using MOSFETs with different threshold voltages: Regular-VT (RVT), High-VT (HVT), and Low-VT (LVT). These libraries have five combinational cells: INV, NAND, NOR, OAI21, and AOI22 with multiple strengths. The sizing rule for the transistors of the digital cells was an adapted version from related works and it is directly driven by requiring equal rise and fall times at the output for each cell in order to attenuate variability effects in the low supply voltage regime. Two registers were also included in the RVT library cell. This library cell was characterized for typical, fast, and slow processes conditions of a CMOS 65nm technology; for operation at -40ºC, 25ºC, and 125ºC temperatures, and for supply voltages varying from 200 mV up to 1.2V, to include the region of interest, for VDD near the MEP. Experiments were performed with ten VLSI circuit benchmarks: notch filter, 8051 compatible core, four combinational and four sequential ISCAS benchmark circuits. From the energy savings point of view, to operate in MEP results on average reduction of 54.46% and 99.01% when compared with the sub-threshold and nominal supply voltages, respectively. This analysis was performed for 25⁰C and typical process. When considered the performance, the very-wide VFS regime enables maximum operating frequencies varying from hundreds of kHz up to MHz/GHz at -40ºC and 25ºC, and from MHz up to GHz at 125ºC. This master thesis results, when compared with related works, showed on average an energy reduction and performance gain of 24.1% and 152.68%, respectively, for the same circuit benchmarks operating with VDD at the minimum energy point (MEP).

Apresentamos mecanismos de formação e de degradação térmica de filmes fi- nos (espessura da ordem de 10 nm) de diferentes dielétricos sobre substrato de silício monocristalino. Tendo em vista a aplicação dessas estruturas em MOSFETs (transistores de efeito de campo metal-óxido-semicondutor), estudamos o consagrado óxido de silício (SiO2), os atuais substitutos oxinitretos de silício (SiOxNy) e o possível substituto futuro óxido de alumínio (Al2O3). Nossos resultados experimentais baseiam-se em técnicas preparativas de substituição isotópica e de caracterização física com feixes de íons (análise com reações nucleares) ou raios- X (espectroscopia de fotoelétrons). Observamos que: (a) átomos de silício não apresentam difusão de longo alcance (além de ~ 2 nm) durante o crescimento de SiO2 por oxidação térmica do silício em O2; (b) nitretação hipertérmica é capaz de produzir filmes finos de oxinitreto de silício com até dez vezes mais nitrogênio que o resultante do processamento térmico usual, sendo que esse nitrogênio tende a se acumular na interface SiOxNy/Si; e (c) átomos de oxigênio, alumínio e silício migram e promovem reações químicas durante o recozimento térmico de estruturas Al2O3/SiO2/Si em presença de O2. Desenvolvemos um modelo de difusão-reação que poderá vir a permitir o estabelecimento de condições ótimas de processamento térmico para filmes finos de Al2O3 sobre silício a serem empregados na fabricação de MOSFETs. / We present mechanisms of formation and thermal degradation of thin films (thickness about 10 nm) of different dielectrics on monocrystalline silicon substrate. Having in sight the application of such structures in MOSFETs (metal-oxidesemiconductor field effect transistors), we studied the standard silicon oxide (SiO2 ), its current substitutes silicon oxynitrides (SiO xNy) and the possible future substitute aluminum oxide (Al 203 ). The experimental results in this thesis are based on preparation techniques involving isotopic substitution and on physical characterization with ion beams (nuclear reaction analysis) or X-rays (photoelectron spectroscopy). We have observed that: (a) silicon atoms do not present long range diffusion (more than 2 nm) during the growth of SiO 2 by thermal oxidation of silicon in 02 ; (b) hyperthermal nitridation can yield silicon oxynitride thin films with up to ten times more nitrogen than the resulting from conventional thermal processing, and this nitrogen tends to accumulate at the SiO xNy/Si interface (c) oxygen, aluminum, and silicon atoms migrate and promote chemical reactions during thermal annealing of Al203/Si02/Si structures in the presence of 02 . A diffusion-reaction model was developed based on these results. In the future, this model may lead to optimal thermal processing conditions for Al 203 films on silicon to be used in MOSFET fabrication.

Após quatro décadas de sucesso do SiO2 (e SiOxNy), as novas gerações de Transistores de Efeito de Campo Metal-Óxido-Semicondutor utilizarão dielétricos de porta de materiais alternativos, dentre os quais se destacam o óxido (HfO2) e os silicatos de háfnio (HfSixOy). Para implementar esses novos dielétricos, é crucial controlar seus defeitos, em particular aqueles relacionados a hidrogênio, que é um elemento químico onipresente e que influencia as características elétricas dos transistores. Nesse contexto, esta Tese investiga a físico-química do hidrogênio em filmes de HfO2 e HfSixOy (2,5–73 nm) depositados sobre silício. Tratamentos térmicos, substituição isotópica, Análise por Reação Nuclear e Espectroscopia de Fotoelétrons Induzidos por Raios-X são algumas das técnicas que foram utilizadas. Observouse que as superfícies dos filmes de HfO2 são particularmente reativas, incorporando H com tratamentos em H2 a 400–600 °C e formando hidroxilas de superfície por exposição a vapor de água à temperatura ambiente. Além disso, no volume dos filmes de HfO2 e HfSixOy foram detectados 1021–1022 H cm-3 (comparados a 1018–1019 H cm-3 no volume de SiO2 crescido sobre Si) cujas origens são os precursores metalorgânicos das deposições por vapor químico, H residual da deposição por sputtering ou absorção de vapor de água. Pelo menos parte desse H no volume do HfO2 e do HfSixOy foi atribuída a hidroxilas, que são parcialmente removidas com tratamento em H2 a 500–600 °C. No caso particular das interações com vapor de água, observou-se que espécies derivadas da água difundem através do HfO2 a temperatura ambiente. Absorção de água no volume dos filmes só foi observada para HfO2 com regiões amorfas ou para HfO2 cristalizado do qual O fora previamente removido. Além disso, em filmes de HfSixOy, foi estabelecida uma relação entre incorporação de H e pré-existência de deficiência de O. Essa relação também foi explorada por cálculos de primeiros princípios, os quais mostraram que vacâncias de O em HfSixOy capturam átomos de H exotermicamente, embasando a relação entre incorporação de H e deficiência de O que fora observada experimentalmente. / After four successful decades employing SiO2 (and SiOxNy), new generations of Metal- Oxide-Semiconductor Field-Effect Transistors will employ gate dielectrics of alternative materials, among which hafnium oxide (HfO2) and hafnium silicates (HfSixOy) are prominent. In order to implement these novel gate dielectrics, it is crucial to control their defects, particularly those related to hydrogen, which is a ubiquitous chemical element and influences the transistors electrical characteristics. In this scenario, this Thesis investigates the physical chemistry of hydrogen in HfO2 and HfSixOy films (2.5–73 nm thick) deposited on silicon. Thermal treatments, isotopic substitution, Nuclear Reaction Analysis, and X-Ray Photoelectron Spectroscopy are a few techniques that were employed. It was observed that HfO2 film surfaces are particularly reactive, incorporating H by annealing in H2 at 400– 600 °C and forming surface hydroxyls by exposing to water vapor at room temperature. Moreover, 1021–1022 H cm-3 were detected in bulk regions of the HfO2 and HfSixOy films (compared with 1018–1019 H cm-3 in bulk regions of SiO2 grown on Si). The origins of this H are the metalorganic precursors from the chemical vapor depositions, residual H from the sputtering deposition, or water vapor absorption. At least part of this H in bulk regions of HfO2 and HfSixOy was assigned to hydroxyls, which are partially removed by annealing in H2 at 500–600 °C. Particularly in the case of water vapor interactions, it was observed that waterderived species diffuse through HfO2 at room temperature. Water absorption in bulk regions of the films was only observed for HfO2 with amorphous regions or for crystallized HfO2 from where O had been previously removed. In addition, in HfSixOy films a relation between H incorporation and pre-existent O deficiency was established. This relation was further explored by first-principles calculations, which showed that oxygen vacancies in HfSixOy exothermically trap H atoms, supporting the relation between H incorporation and O deficiency that had been experimentally observed.

As estruturas metal-óxido-semicondutor (MOS) são o coração dos transistores de efeito de campo. O estudo e caracterização físico-química desses dispositivos foram a chave para o avanço da tecnologia do Si na indústria microeletrônica. Hoje, a ciência busca novos materiais para a produção de dispositivos de alta mobilidade. Um dos materiais visados é o Ge, pois apresenta mobilidade de cargas superior ao Si (duas vezes para elétrons e quatro vezes para lacunas). Porém, a interface Ge/GeO2 é de natureza reativa, limitando seu uso na construção de tais dispositivos. Muitos esforços têm sido feitos para superar as limitações. Entre eles, encontram-se a passivação da superfície do Ge a partir de solução aquosa de (NH4)2S, previamente a deposição do dielétrico. Outra etapa do processamento desse material na indústria a ser investigada são os tratamentos térmicos posteriores à deposição: a caracterização de estruturas MOS de Pt/HfO2/Ge submetidas a tratamentos térmicos levaram a melhoria das propriedades elétricas. Nesse sentido, o trabalho tem como objetivos investigar o papel da passivação sulfídrica em estruturas dielétrico/Ge e a influência do eletrodo de Pt nas estruturas Pt/HfO2/Ge quando submetidas a tratamentos térmicos. / The heart of field effect transistors is the metal-oxide-semiconductor (MOS) structure. Physico-chemical characterization of the materials employed in such structures enabled the development of Si technology. Nowadays, in order to build high mobility devices, new material are needed. Ge is an alternative material, since its carrier mobilities are higher than those of Si (almost two times for electrons and four times higher for holes). However, the GeO2/Ge interface is not thermally stable, which is a problem for its use on electronic devices. Many attempts to enhance this stability were already investigated. Among them, sulfur passivation of the Ge surface was employed using (NH4)2S aqueous solution prior to the deposition of dielectric layers. Another important step in the fabrication of MOS structures is post-deposition annealing. Pt/HfO2/Ge MOS structures presented improved electrical characteristics following post deposition annealing. The main objectives of this work are to investigate the role of sulfur passivation on dielectric/Ge structures and the influence of Pt electrode in Pt/HfO2/Ge structures submitted to post deposition annealing.

Este trabalho propõe uma estratégia para projeto de circuitos VLSI operando em amplo ajuste de tensão e frequência (VFS), desde o regime em Near-threshold, onde uma tensão de VDD caracteriza-se por permitir o funcionamento do circuito com o mínimo dispêndio de energia por operação (MEP), até tensões nominais, dependendo da carga de trabalho exigida pela aplicação. Nesta dissertação é proposto o dimensionamento de transistores para três bibliotecas de células utilizando MOSFETs com tensões de limiar distintas: Regular-VT (RVT), High-VT (HVT) e Low-VT (LVT). Tais bibliotecas possuem cinco células combinacionais: INV, NAND, NOR, OAI21 e AOI22 em múltiplos strengths. A regra para dimensionamento dos transistores das células lógicas foi adaptada de trabalhos relacionados, e fundamenta-se na equalização dos tempos de subida e descida na saída de cada célula, objetivando à redução dos efeitos de variabilidade em baixas tensões de operação. Dois registradores também foram incluídos na biblioteca RVT e sua caracterização foi realizada considerando os parâmetros de processo CMOS 65 nm typical, fast e slow; nas temperaturas de operação de -40°C, 25°C e 125°C, e para tensões variando de 200 mV até 1,2V, para incluir a região de interesse, próxima ao MEP. Os experimentos foram realizados utilizando dez circuitos VLSI de teste: filtro digital notch, um núcleo compatível com o micro-controlador 8051, quatro circuitos combinacionais e quatro sequenciais do benchmark ISCAS. Em termos de economia de energia, operar no MEP resulta em uma redução média de 54,46% em relação ao regime de sub-limiar e até 99,01% quando comparado com a tensão nominal, para a temperatura de 25°C e processo típico. Em relação ao desempenho, operar em regime de VFS muito amplo propicia frequências máximas que variam de centenas de kHz até a faixa de centenas de MHz a GHz, para as temperaturas de -40°C e 25°C, e de MHz até GHz em 125°C. Os resultados desta dissertação, quando comparados a trabalhos relacionados, demonstraram, em média, redução de energia e ganho de desempenho de 24,1% e 152,68%, respectivamente, considerando os mesmos circuitos de teste, operando no ponto de mínima energia (MEP). / This work proposes a strategy for designing VLSI circuits to operate in a very-wide Voltage-Frequency Scaling (VFS) range , from the supply voltage at which the minimum energy per operation (MEP) is achieved, at the Near-Threshold regime, up to the nominal supply voltage for the processes, if so demanded by applications workload. This master thesis proposes the sizing of transistors for three library cells using MOSFETs with different threshold voltages: Regular-VT (RVT), High-VT (HVT), and Low-VT (LVT). These libraries have five combinational cells: INV, NAND, NOR, OAI21, and AOI22 with multiple strengths. The sizing rule for the transistors of the digital cells was an adapted version from related works and it is directly driven by requiring equal rise and fall times at the output for each cell in order to attenuate variability effects in the low supply voltage regime. Two registers were also included in the RVT library cell. This library cell was characterized for typical, fast, and slow processes conditions of a CMOS 65nm technology; for operation at -40ºC, 25ºC, and 125ºC temperatures, and for supply voltages varying from 200 mV up to 1.2V, to include the region of interest, for VDD near the MEP. Experiments were performed with ten VLSI circuit benchmarks: notch filter, 8051 compatible core, four combinational and four sequential ISCAS benchmark circuits. From the energy savings point of view, to operate in MEP results on average reduction of 54.46% and 99.01% when compared with the sub-threshold and nominal supply voltages, respectively. This analysis was performed for 25⁰C and typical process. When considered the performance, the very-wide VFS regime enables maximum operating frequencies varying from hundreds of kHz up to MHz/GHz at -40ºC and 25ºC, and from MHz up to GHz at 125ºC. This master thesis results, when compared with related works, showed on average an energy reduction and performance gain of 24.1% and 152.68%, respectively, for the same circuit benchmarks operating with VDD at the minimum energy point (MEP).

Em nossos dias a crescente busca por portabilidade e desempenho resulta em esforços focados na maximização da duração de bateria dos equipamentos em fabricação, ou seja, busca-se a conflitante solução de circuitos com baixo consumo e ao mesmo tempo com alto desempenho. Neste contexto usualmente na composição de equipamentos portáteis empregam-se SOC´s (Systems On Chip) o que barateia o custo de produção e integração destes circuitos. SOC´s são sistemas completos que executam uma determinada função integrados em uma pastilha de silício única, normalmente possuem memórias SRAM como componente do sistema, que são utilizadas como memórias de alta performance e baixa latência e/ou também como caches. O grande desafio de projeto em memórias SRAMS é a relação de desempenho versus potência consumida a ser otimizada. Basicamente por sua construção estes circuitos apresentam alto consumo de potência, dinâmica e estática, relacionada a primeira diretamente ao aumento de freqüência de operação. Um dos focos desta dissertação é explorar soluções para a redução de consumo de energia tanto dinâmica como estática, sendo a redução de consumo estático de células de memória em standby buscando desempenho, estabilidade e baixo consumo de energia. No desenvolvimento de técnicas para projeto de circuitos analógicos em tecnologias nanométricas, os TST´s (T-Shaped Transistors – Transistor tipo T) surgem como dispositivos com características potenciais para projeto analógico de baixa potência. TSTs / TATs (Trapezoidal Associations of Transistors – Associação Trapezoidal de transistores) são estruturas self-cascode que podem tornar-se uma boa escolha por apresentar redução do leakage, redução na área utilizada e com incremento na regularidade do layout e no casamento entre transistores, propriedade importantíssima para circuitos analógicos. Sendo este o segundo foco deste texto através do estudo e análise das medidas elétricas dos TSTs executadas para comprovação das características destes dispositivos. Também apresenta-se uma análise das possibilidades de utilização dos TSTs em projeto analógico para tecnologias nanométricas. / Nowadays the increasing needs for portability and performance has resulted in efforts to increase battery life, i. e., the conflicting demands for low power consumption and high performance circuits. In this context using SOC´s (System On Chip) in the development for portable equipments composition, an integration of an entire system for a given function in a single silicon die will provide less production costs and less integration costs. SOC´s normally include a SRAM memory as its building block and are used to achieve memories with low latency and short access time or (and) as caches. A performance versus power consumption analysis of SRAM memory building blocks shows a great challenge to be solved. The electrical design aspects of these blocks reveal high power consumption, dynamic and static, and the former is directly proportional to the operating frequency. The design space exploration for dynamic and leakage consumption reduction in these circuits is one of the focus of this work. The main contribution of this topic is the leakage reduction techniques based in performance, stability and low energy consumption for the memory cell stand-by mode. Among the electrical techniques developed for analog circuits at the 20-100 nanometer scale, the TST (T-Shaped Transistors) rises with potential characteristics for analog low power design. TST /TAT (Trapezoidal Associations of Transistors) are selfcascode structures and can be turning into a good alternative for leakage and area reduction. Another point is the increment in mismatch and layout regularity, all these characteristics being very important in analog designs. The TST electrical measurements study and analysis are developed to show the device properties. An analysis of the TST desired properties and extrapolation for nanometer technologies analog design are also presented.