This paper presents a theoretical model of electronic technology applied to Precision Farming and becomes a grant to further increase the use of Precision Farming, setting that is transforming the way you get the results from the works in the field. The design of a radio frequency identification system, currently known as RFID, to be used in the identification and traceability of cattle is the goal to be achieved. It seeks initially emphasize the definition and the use of the use of Precision Farming as a routine in the activities of the field in Brazil. How is the cattle industry and the Precision Farming definition are important items to achieve the proposed goal. The SISBOV system and traceability are presented, showing its importance, but not the obligation deployment along to landowners who work with the creation and marketing of cattle and their meat products. Shows the definition of microprocessors and microcontrollers, their internal architectures and all the associated peripherals to them and is also shown as the definition of embedded systems has made a revolution in the design of these. Plot a marketing scenario and use of electronic products in the Brazilian commercial sphere, indicating how the delay in using technology more turns in the electronics consumers than in technology trainers. Emphasizes in the principle of operation of RFID systems and which the communication protocols that are used. The reader RFID design and miniaturization of electronics has enabled the creation of a device with surface mount technology decreasing the dimensions of the printed circuit board and allowing the reduction of cost in the design of this system. We present all the peripherals that make it up and the way they connect with the master processor, including the slave processor which performs the digital input and output functions and the keyboard. Communication protocols and flowcharts show the use of known commercial channels in using software. The use of solar energy is presented as an alternative source of electric power supply in the operation of the reader equipment. The high cost of commercial RFID modules prevented the practical implementation of the system. / Este trabalho apresenta um modelo teórico da tecnologia eletrônica aplicada à Pecuária de Precisão e transforma-se em um subsídio a mais para incrementar o uso da Agricultura de Precisão, definição que está transformando a maneira como se obtém os resultados advindos do trabalho no campo. O projeto de um sistema de identificação por radiofrequência, conhecido atualmente como RFID, a ser utilizado na identificação e rastreabilidade de gado bovino é o objetivo a ser alcançado. Procura-se inicialmente enfatizar a definição e a utilização do uso da Agricultura de Precisão como uma rotina nas atividades do campo no Brasil. Como está à atividade pecuária e a definição de Pecuária de Precisão são itens importantes para alcançar o objetivo proposto. O sistema SISBOV e a rastreabilidade são apresentados, mostrando a sua importância, mas não a sua obrigação de implantação junto aos proprietários rurais que trabalham com a criação e comercialização de gado e seus produtos cárneos. Mostra-se a definição de microprocessadores e microcontroladores, suas arquiteturas internas e todos os periféricos associados a eles e também é mostrado como a definição de sistemas embarcados tem realizado uma revolução no projeto destes. Traça-se um cenário da comercialização e uso de produtos eletrônicos na esfera comercial brasileira, indicando como o atraso no uso da tecnologia nos transforma muito mais em consumidores de produtos eletrônicos do que em formadores de tecnologia. Enfatiza-se o princípio de funcionamento de sistemas RFID e quais os protocolos de comunicação que são utilizados. O projeto do leitor RFID e a miniaturização da eletrônica possibilitou a criação de um equipamento com tecnologia de montagem em superfície diminuindo as dimensões da placa de circuito impresso e possibilitando a diminuição do custo no projeto deste sistema. Apresentam-se todos os periféricos que o compõem e a maneira como se interligam com o processador mestre, inclusive o processador escravo o qual executa as funções de entrada e saída digitais e o teclado. Protocolos de comunicação e fluxogramas evidenciam a utilização de canais conhecidos comercialmente na utilização de software. O uso da energia solar apresenta-se como uma alternativa de fornecimento de alimentação elétrica no funcionamento do equipamento leitor. O alto custo dos módulos RFID comerciais inviabilizou a parte prática do sistema.

Este trabalho apresenta a proposta de um instrumento para utilização nos ensaios previstos nas Normas Brasileiras para certificação das instalações elétricas de baixa tensão. Descreve-se o projeto e a implementação do instrumento desenvolvido, bem como a metodologia para a execução dos testes de conformidade, de acordo com as Normas Brasileiras aplicáveis, utilizando os recursos disponíveis na instrumentação proposta. Um conjunto de testes para exemplificação de uso e validação dos testes é também apresentado. / This work presents an instrumentation system to perform tests and certification of low voltage electrical networks on residential and industrial buildings in accordance to Brazilian Norms. It intends to propose a methodology for tests executions using available resources on the developed instrumentation system. To show how the proposed system works several tests were done regarding to attend Brazilian technical standards.

Este trabalho propõe a geração de uma arquitetura dedicada a aplicações específicas, baseadas no microcontrolador MCS8051. Por ser utilizado na solução de problemas em indústrias locais, este processador foi escolhido para servir como base em um sistema dedicado. O 8051 dedicado gerado deverá permitir a integração completa do sistema, proporcionando um aumento do valor agregado e, conseqüentemente, a diminuição do custo. Busca-se com a otimização da arquitetura obter um conjunto de instruções reduzido, construído com as instruções mais utilizadas em cada aplicação. O objetivo principal da otimização do conjunto de instruções está relacionado ao fato de que os circuitos decodificadores e geradores de microcódigo da parte de controle ocupam uma área significativa do processador. Uma otimização no sentido de reduzir-se o conjunto de instruções, portanto, resulta numa economia de área, o que vem de encontro com a idéia da integração completa do sistema com o processador. Um processador dedicado a aplicações específicas (ASIP) irá possuir um custo maior do que a sua versão original, devido as otimizações realizadas. Para compensar este custo, uma alternativa a seguir é a integração completa do sistema. Um Sistema Integrado para Aplicações Específicas (SIAE) torna-se desejável, pois aumentando o valor agregado do circuito possibilita-se a redução do custo pela eliminação de conexões da placa, do encapsulamento de outros circuitos, entre outros motivos. Todavia, para que um SIAE possa ser construído com um custo aceitável, é necessário que seja construído em uma área que não exceda muito a área original do processador. Tenta-se fazer isto neste trabalho, através da implementação de aplicações com poucas instruções diferentes. Por ser uma arquitetura comercial, o 8051 possui um grande parque de software desenvolvido e resolvendo problemas. Isto pode ser considerado uma vantagem pois, software básicos como por exemplo, compiladores, já estão desenvolvidos. Outra vantagem é o grande número de engenheiros treinados na sua utilização. Desse modo, torna-se necessária a criação de uma compatibilidade de software, para preservar o que já está desenvolvido. Uma vez que a programação em nível de linguagem montadora tende a constituir-se em uma tarefa cansativa e sujeita a erros, é desejável que se tenha uma compatibilidade em alto nível, ou seja, através de um compilador. Para criar a compatibilidade de SW necessária é realizada a otimização de um compilador C desenvolvido para o 8051. A escolha pela linguagem C deve-se ao fato de sua grande utilização. O compilador C otimizado procura utilizar um conjunto de instruções reduzido para obter a economia de área. Quando uma instrução necessita ser utilizada e não está presente no conjunto de instruções desejado, o compilador tenta substituí-la por outra(s). Um conjunto de instruções é utilizado para cada aplicação, sendo constituído pelas instruções mais utilizadas por esta. Para determinar as instruções mais utilizadas de cada aplicação é realizada uma análise estática sobre um código em linguagem montadora previamente compilado. As instruções implementadas serão sempre parte do conjunto de instruções original do 8051, de modo que novas instruções não serão criadas.Um programa em linguagem montadora gerado com um conjunto de instruções reduzido (RISC) normalmente terá um número maior de instruções do que o seu 10 equivalente com o conjunto de instruções completo (CISC). Isto ocorre porque possivelmente algumas substituições de uma instrução por outras, terão que ser realizadas. Como as instruções que serão utilizadas nas substituições pertencem ao conjunto de instruções original, o programa gerado com o compilador otimizado poderá executar em um tempo maior do que se fosse compilado com o código CISC. Para compensar esse atraso foi implementado um pipeline de instruções para o 8051. Este trabalho apresenta resultados da Síntese Lógica em Standard Cell e FPGA da arquitetura otimizada. Além disso, resultados de programas em linguagem montadora gerados com o compilador otimizado, são também apresentados. / This work discusses a processor for specific applications architecture, based on the MCS8051 microcontroller. This processor is used as a solution for many local industry applications, being the base of dedicated systems. The dedicated 8051 generated should allow complete integration of the system, and with the added value to the chip, reduced costs. The architecture optimization will produce as result a reduced instruction set, made by the often used instructions for each application. The main instruction set optimization goal refers to the instrucions decoders and microcode generators in the control part, because a large area in the processor is needed to implement them. Thus, a reduced instruction set will allow area savings, making possible the complete system integration in a chip. An ASIP architecture will have a higher cost than the original one. An alternative to solve this problem is add value to the chip, creating an Application Specific Integrated System (ASIS). An ASIS can be made with a acceptable cost, if it’s possible to integrate other circuits to the chip without area increase. This can be done in the area saved by using fewer implemented instructions. Because the 8051 is a commercial architecture, there is a large amount of software developed for it. This can be considered an advantage because basic softwares like compilers are available, being not necessary to create them. Another advantage refers to the large number of engineers trained to use the 8051. To preserve the already developed applications it’s necessary to mantain software compatibility. Assembler level programming is very boring an error prone task, being desirable to have software compatibility at higher levels through the use of high level languages. To create the necessary SW compatibility, a C compiler developed for 8051 was optimized. The chose for C language refers to its large utilization. The optimized C compiler tries to use a reduced instruction set, formed with the most important instructions for each application, in order ro save area. When an instruction needs to be used in an application, and it’s not present in the instruction set, the compiler tries to replace it with other instructions. The compiler will not use instructions not present in the original 8051 instruction set. So, new instrucions will be not created. To create an instruction set formed with the most important instructions for each application, a static analysis is made on a precompiled assembler source. An assembler source generated with a reduced instruction set (RISC) will probably have more instructions than the same assembler generated with a full instruction set (CISC). This can be explained because of the replacements instruction. If one instruction is replaced by other two, and these are from the original instruction set, probably the time needed to execute them would be higher. In order to deal with this problem, an instruction pipeline was implemented to the 8051. This work presents Standard Cells and FPGA results of Logic Synthesis of the optimized architecture. Also, assembly programs generated by the optimized compiler are presented.

Made available in DSpace on 2014-06-11T19:22:31Z (GMT). No. of bitstreams: 0 Previous issue date: 2008-05-30Bitstream added on 2014-06-13T20:47:51Z : No. of bitstreams: 1 freitas_rlb_me_ilha.pdf: 2701208 bytes, checksum: 5ab311e644d8a3837fea549fd3136b7e (MD5) / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES) / Neste trabalho, descreve-se um sistema eletrônico informatizado implementado com o objetivo de medir a distribuição do peso corporal na região plantar de pacientes, visando relacioná-la diretamente à tipologia e deformidades dos pés e associando-a, indiretamente, a eventuais deformidades dos membros inferiores, coluna vertebral, algias músculoesqueléticas e instabilidades da postura humana. O sistema é constituído por células de carga com extensômetros, montadas em uma base metálica, circuito de condicionamento de sinais, circuito de interfaceamento e um display de cristal líquido. Foi construída uma plataforma piloto com 4 células de carga, mas o projeto do sistema prevê a construção de duas plataformas com 45 células de cargas, cada uma. As células de carga apresentaram resposta linear, precisão superior a 2%, resolução inferior a 0,5 N e histerese desprezível. São apresentados os resultados de medições, efetuadas com o sistema, para medir a distribuição de forças nas quatro células de carga, quando se aplicou sobre elas um peso conhecido. As informações foram apresentadas em um display de cristal líquido e posteriormente serão apresentadas na tela de um computador, por meio de um programa desenvolvido em Delphi, facilitando a visualização para especialistas da área, principalmente médicos, fisioterapeutas e terapeutas ocupacionais. Com o equipamento proposto será possível investigar, clinicamente, patologias estudadas pela Podologia, Posturologia e Podoposturologia, viabilizando, com as informações captadas pelo sistema, metodologias mais adequadas de tratamentos. / In this work we describe an electrical system implemented with the purpose of measuring the distribution of body weight in plantar region of patients, aiming to relate it directly to the typology and deformities of the feet and involving it, indirectly, to any deformities of the lower limbs, skeletal spine, muscle-skeletal pains and human posture instability. The system consists of load cells with strain gages within a metal base, signal conditioning circuit, interfacing circuit, and a liquid crystal display. A prototype platform with 4 load cells was built, but the system will have two platforms with 45 loads of cells, each one. The load cells presented linear response, precision better than 2%, resolution less than 0.5 N, and low hysteresis. We show the results of the force distribution when a know weight is applied over the four load cells. The informations have been presented in a liquid crystal display, but later they will be presented in the screen of a computer, facilitating the visualization for specialists, mainly doctors, physiotherapists and occupational therapists. With the proposed equipment it will be possible to investigate, clinically, pathologies studied by Podology, Posturology and Podoposturology making feasible, with the information obtained with the system, more appropriate methodologies of treatment.

Este trabalho apresenta a proposta de um instrumento para utilização nos ensaios previstos nas Normas Brasileiras para certificação das instalações elétricas de baixa tensão. Descreve-se o projeto e a implementação do instrumento desenvolvido, bem como a metodologia para a execução dos testes de conformidade, de acordo com as Normas Brasileiras aplicáveis, utilizando os recursos disponíveis na instrumentação proposta. Um conjunto de testes para exemplificação de uso e validação dos testes é também apresentado. / This work presents an instrumentation system to perform tests and certification of low voltage electrical networks on residential and industrial buildings in accordance to Brazilian Norms. It intends to propose a methodology for tests executions using available resources on the developed instrumentation system. To show how the proposed system works several tests were done regarding to attend Brazilian technical standards.

Este trabalho propõe a geração de uma arquitetura dedicada a aplicações específicas, baseadas no microcontrolador MCS8051. Por ser utilizado na solução de problemas em indústrias locais, este processador foi escolhido para servir como base em um sistema dedicado. O 8051 dedicado gerado deverá permitir a integração completa do sistema, proporcionando um aumento do valor agregado e, conseqüentemente, a diminuição do custo. Busca-se com a otimização da arquitetura obter um conjunto de instruções reduzido, construído com as instruções mais utilizadas em cada aplicação. O objetivo principal da otimização do conjunto de instruções está relacionado ao fato de que os circuitos decodificadores e geradores de microcódigo da parte de controle ocupam uma área significativa do processador. Uma otimização no sentido de reduzir-se o conjunto de instruções, portanto, resulta numa economia de área, o que vem de encontro com a idéia da integração completa do sistema com o processador. Um processador dedicado a aplicações específicas (ASIP) irá possuir um custo maior do que a sua versão original, devido as otimizações realizadas. Para compensar este custo, uma alternativa a seguir é a integração completa do sistema. Um Sistema Integrado para Aplicações Específicas (SIAE) torna-se desejável, pois aumentando o valor agregado do circuito possibilita-se a redução do custo pela eliminação de conexões da placa, do encapsulamento de outros circuitos, entre outros motivos. Todavia, para que um SIAE possa ser construído com um custo aceitável, é necessário que seja construído em uma área que não exceda muito a área original do processador. Tenta-se fazer isto neste trabalho, através da implementação de aplicações com poucas instruções diferentes. Por ser uma arquitetura comercial, o 8051 possui um grande parque de software desenvolvido e resolvendo problemas. Isto pode ser considerado uma vantagem pois, software básicos como por exemplo, compiladores, já estão desenvolvidos. Outra vantagem é o grande número de engenheiros treinados na sua utilização. Desse modo, torna-se necessária a criação de uma compatibilidade de software, para preservar o que já está desenvolvido. Uma vez que a programação em nível de linguagem montadora tende a constituir-se em uma tarefa cansativa e sujeita a erros, é desejável que se tenha uma compatibilidade em alto nível, ou seja, através de um compilador. Para criar a compatibilidade de SW necessária é realizada a otimização de um compilador C desenvolvido para o 8051. A escolha pela linguagem C deve-se ao fato de sua grande utilização. O compilador C otimizado procura utilizar um conjunto de instruções reduzido para obter a economia de área. Quando uma instrução necessita ser utilizada e não está presente no conjunto de instruções desejado, o compilador tenta substituí-la por outra(s). Um conjunto de instruções é utilizado para cada aplicação, sendo constituído pelas instruções mais utilizadas por esta. Para determinar as instruções mais utilizadas de cada aplicação é realizada uma análise estática sobre um código em linguagem montadora previamente compilado. As instruções implementadas serão sempre parte do conjunto de instruções original do 8051, de modo que novas instruções não serão criadas.Um programa em linguagem montadora gerado com um conjunto de instruções reduzido (RISC) normalmente terá um número maior de instruções do que o seu 10 equivalente com o conjunto de instruções completo (CISC). Isto ocorre porque possivelmente algumas substituições de uma instrução por outras, terão que ser realizadas. Como as instruções que serão utilizadas nas substituições pertencem ao conjunto de instruções original, o programa gerado com o compilador otimizado poderá executar em um tempo maior do que se fosse compilado com o código CISC. Para compensar esse atraso foi implementado um pipeline de instruções para o 8051. Este trabalho apresenta resultados da Síntese Lógica em Standard Cell e FPGA da arquitetura otimizada. Além disso, resultados de programas em linguagem montadora gerados com o compilador otimizado, são também apresentados. / This work discusses a processor for specific applications architecture, based on the MCS8051 microcontroller. This processor is used as a solution for many local industry applications, being the base of dedicated systems. The dedicated 8051 generated should allow complete integration of the system, and with the added value to the chip, reduced costs. The architecture optimization will produce as result a reduced instruction set, made by the often used instructions for each application. The main instruction set optimization goal refers to the instrucions decoders and microcode generators in the control part, because a large area in the processor is needed to implement them. Thus, a reduced instruction set will allow area savings, making possible the complete system integration in a chip. An ASIP architecture will have a higher cost than the original one. An alternative to solve this problem is add value to the chip, creating an Application Specific Integrated System (ASIS). An ASIS can be made with a acceptable cost, if it’s possible to integrate other circuits to the chip without area increase. This can be done in the area saved by using fewer implemented instructions. Because the 8051 is a commercial architecture, there is a large amount of software developed for it. This can be considered an advantage because basic softwares like compilers are available, being not necessary to create them. Another advantage refers to the large number of engineers trained to use the 8051. To preserve the already developed applications it’s necessary to mantain software compatibility. Assembler level programming is very boring an error prone task, being desirable to have software compatibility at higher levels through the use of high level languages. To create the necessary SW compatibility, a C compiler developed for 8051 was optimized. The chose for C language refers to its large utilization. The optimized C compiler tries to use a reduced instruction set, formed with the most important instructions for each application, in order ro save area. When an instruction needs to be used in an application, and it’s not present in the instruction set, the compiler tries to replace it with other instructions. The compiler will not use instructions not present in the original 8051 instruction set. So, new instrucions will be not created. To create an instruction set formed with the most important instructions for each application, a static analysis is made on a precompiled assembler source. An assembler source generated with a reduced instruction set (RISC) will probably have more instructions than the same assembler generated with a full instruction set (CISC). This can be explained because of the replacements instruction. If one instruction is replaced by other two, and these are from the original instruction set, probably the time needed to execute them would be higher. In order to deal with this problem, an instruction pipeline was implemented to the 8051. This work presents Standard Cells and FPGA results of Logic Synthesis of the optimized architecture. Also, assembly programs generated by the optimized compiler are presented.

Orientador: Nelson Luis Cappelli / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Agricola / Made available in DSpace on 2018-08-06T21:31:33Z (GMT). No. of bitstreams: 1 Lima_ThalesCoelhoBorges_D.pdf: 3224309 bytes, checksum: 0b88922a88b1f511034fc43574f8d0e3 (MD5) Previous issue date: 2006 / Resumo: Este trabalho apresenta o desenvolvimento de um equipamento microprocessado, de custo reduzido, para geração de sinal de correção diferencial para GPS, em tempo real e configuração e supervisão do receptor GPS base. Foi estruturado em duas etapas. Na primeira, desenvolveu-se um protótipo com o intuito de comprovar a viabilidade técnica e econômica e na segunda, o desenvolvimento do equipamento de correção diferencial capaz de atuar de forma autônoma. O aplicativo computacional desenvolvido é responsável pela geração do sinal de correção diferencial no formato do protocolo RTCM SC-104, configuração e inicialização do receptor GPS e operações de geo-referenciamento. O equipamento de correção diferencial possui um microcontrolador dedicado, display alfanumérico, teclado multifunção para configuração e operação do sistema e interfaces de comunicação. A placa processadora possui duas interfaces seriais padrão RS-232C. Uma delas tem a função de configuração e leitura das informações geradas pelo receptor GPS base. A outra atua somente como saída, enviando o sinal de correção diferencial. Desenvolveu-se um sistema de modulação/demodulação e conversão de taxa, de custo reduzido, para ajustar o sinal ao meio de comunicação. Este sistema é constituído por dois módulos independentes, onde um deles está conectado ao equipamento de correção diferencial na transmissão e o outro no módulo receptor para o envio ao receptor GPS móvel. Fez-se uso de rádios de comunicação VHF/UHF para o envio do sinal de correção. Foram realizados diversos testes ao longo do desenvolvimento de todas as etapas deste trabalho. Inicialmente, avaliou-se o aplicativo computacional responsável pela geração do sinal de correção diferencial no formato RTCM-SC 104. Nos testes subseqüentes avaliaram-se o sistema de comunicação proposto, as rotinas desenvolvidas para a configuração do receptor GPS e o equipamento de correção diferencial final. O projeto do equipamento microprocessado mostrou que é possível a construção de uma estação privada para a geração do sinal de correção diferencial, de custo reduzido, possibilitando o aumento do número de usuários no segmento agrícola, por meio da redução do custo dos sistemas de posicionamento / Abstract: This work presents the development of low cost microprocessor-based equipment that generates differential correction signal to GPS, in real time, and the configuration and supervision of GPS base receptor. It was structured in two phases. In the first one, a prototype was developed aiming to prove its economical and technical viability and in the second one, the development of the equipment of differential correction able to act in an autonomous way. The computer application developed is responsible to generate the differential correction signal in the RTCM SC-104 protocol format, the configuration and initialization of the GPS receptor and the geo-reference operations. The equipment developed has a dedicated microcontroller, alphanumeric display, multifunctional keyboard for the configuration and operation of the system and the communication interfaces. The motherboard has two serial interfaces RS-232C standard. The first interface function is to configure and to read the information generated by the GPS base receptor. The second performs only as ¿gate¿, to send the differential correction signal. A low cost system of modulation/demodulation and ¿tax¿ conversion was developed, to adjust the signal and communication channel. This system has two independent modules, one module is connected to the differential correction equipment in the transmission and the second is connected to the receptor to send the signal to the mobile GPS. Radio communication UHF/VHF was used to send the correction signal. Several tests were performed during the all the phases of the development. First, the computer application responsible to generate the differential correction signal RTCM-SC 104 standard was evaluated. Second, the proposed communication system and the configuration routines for the GPS receptor and the final differential correction equipment were tested. The micro processed equipment project proved that is possible to build a private low cost station to generate the differential correction signal, allowing the increase the number of agriculturist business users, by reducing the cost of the positioning systems / Doutorado / Maquinas Agricolas / Doutor em Engenharia Agrícola

Orientador: Nelson Luis Cappelli / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Agricola / Made available in DSpace on 2018-08-09T17:52:25Z (GMT). No. of bitstreams: 1 Garcia_AngelPontin_M.pdf: 6480244 bytes, checksum: 4f6befdafc0c08280326608d0ef97a4c (MD5) Previous issue date: 2007 / Resumo: A utilização do sistema de plantio direto, no Brasil, em grande escala fez com que fosse necessário o desenvolvimento de equipamentos específicos na implementação da cultura. Estes equipamentos são basicamente constituídos de diversos conjuntos mecânicos que realizam as operações de semeadura e dosagem de fertilizante. Contudo, os mecanismos, no que tange a aplicação de fertilizante, se mostram pouco precisos e de difícil regulagem de operação. Sistemas de acionamento elétrico e controle eletrônico seriam uma opção relevante na substituição de certos conjuntos mecânicos existentes de semeadora-adubadora. Os objetivos básicos deste trabalho foram: projetar, construir e avaliar um conjunto eletromecânico para dosagem de fertilizantes sólidos. O conjunto de aplicação de fertilizante projetado conta com um sistema controlador que tem a capacidade de variar a velocidade de rotação do motor elétrico conforme se modificam as condições de trabalho. O sistema possui um microcontrolador que, utilizando-se dos dados de velocidade e dos dados configurados pelo operador, é capaz de atuar na velocidade de rotação do motor de acionamento do dosador, com isso aplicando, de maneira controlada, o fertilizante no solo. Foi realizada a caracterização das propriedades físicas do fertilizante a fim de que os ensaios para definição do modelo matemático do dosador de fertilizantes pudessem ser feitos na bancada de teste. A modelagem matemática deste foi obtida por meio dos modelos: fatorial, central composto - linear e central composto ¿ quadrático. Para o monitoramento da taxa de aplicação do sistema de controle em tempo real foi desenvolvido um sistema de aquisição de dados. Este conta com um programa para a aquisição dos dados, desenvolvido em LabView 7. O sistema físico de aquisição foi constituído por uma célula de carga. O processamento dos dados teve por objetivo separar dos sinais originais apenas as informações desejadas sobre o processo. Com os parâmetros de projeto definidos pode-se desenvolver o programa de controle do sistema. O software foi escrito em linguagem C devido à maior facilidade de programação. No período de desenvolvimento do programa foi utilizado o software Proteus, para realizar simulações. Para maior facilidade no desenvolvimento do software optou-se em dividi-lo em partes menores. Posteriormente, com as partes desenvolvidas foi implementado todo o sistema em um único programa. Durante a realização do teste preliminar de avaliação do protótipo observou-se que o sinal de saída (PWM) apresenta uma componente de alta freqüência que pode influenciar no funcionamento do sistema de controle. Com o intuito de reduzir tal sinal alta freqüência foidimensionado um filtro do tipo passa-baixa. No teste estático o valor de desvio médio relativo (DRM) se apresentou adequado, com valores entre 0,8 e 11,4 % para o sistema operando com uma taxa de aplicação de 100 e 50 kg.ha-1 respectivamente. Por meio do teste dinâmico pôde-se verificar que o equipamento respondeu de forma adequada ao sinal de excitação. Desta forma, o sistema de controle atuou de forma rápida à possíveis variações de velocidade. O protótipo desenvolvido satisfez as condições pré-estabelecidas e se mostrou um equipamento robusto e de fácil operação. O aplicativo computacional desenvolvido conseguiu, de forma adequada, controlar o mecanismo de dosagem de fertilizante / Abstract: In Brazil, the use of no-tillage system in large-scale made with the development of a specific equipment in the implementation of the culture very necessary. These equipments are basically constituted of many mechanical sets that carry through the operations of seed plantation and fertilizer dosage. However, the mechanisms, which refer to the fertilizer application, showed less precision and more difficult regulation of operation. Systems of electric power demand and electronic control would be an excellent option in the substitution of some existing mechanical sets of sowing-fertilizer distributor. The basic goals of this study were to project, to construct and to evaluate an electromechanical set for dosage of solid fertilizers. The fertilizer set application project had a controlling system that had the capacity to change the speed of rotation of the electric engine as modifies the work conditions. The system has a microcontroller that, using the data of speed and the data configured by operator, is capable to act in the speed of rotation of the engine of power demand of the fertilizer, with this applying, in controlled way, the fertilizer in the ground. It was made the characterization of the physical properties of the fertilizer so that the assays for definition of the mathematical model of the fertilizer distributor could be made in the test table. The mathematical modeling of this was gotten by factorial, composed central office - linear and central composition ¿ quadratic models. For the monitoring of the application tax of the control system in real time it was developed a system of acquisition of data. This system had, initially, one program for the data acquisition, developed in LabView 7. The physical system of acquisition was constituted by a load cell. The processing of the data had the goal to separate from the original signals only the information desired about the process. With the defined project parameters the program of control of the system could be developed. Software was written in language C because it was easier for programming. In the period of development of the program it was used Proteus software, to carry through simulation. For easiness in the development of software, it was divided it in lesser parts. Later, with the parts developed the system was implemented in an only program. During the accomplishment of the evaluation preliminary test of the archetype, it was observed an exit signal (PWM) presents one component of high frequency that can influence in the functioning of the control system. With intention to reduce such high frequency signal, it was created a low-pass filter. In the static test the DRM value was 0,8 to 11,4 % for the operate system application rate of 100 e 50 kg.ha-1 respectively. In the dynamic test the equipment showed a suitable behavior with the excitation sign. The control system had a fast action with speed changes. The prototype developed fulfilled the initial conditions and were considered robust equipment for easy utilization. The software developed was succeed in controlling the fertilizer dosage / Mestrado / Maquinas Agricolas / Mestre em Engenharia Agrícola

This project is about making an embedded system in order to control different functionalities of a stepper motor. The main functions of this stepper motor are to control the speed and direction. The whole hardware consists of two parts. One is the transmitter side and the other side is the receiver side. The transmitter side consists of PC, Encoder, a microcontroller and RF (Radio Frequency) transmitter. On the receiver side there is an RF receiver, a decoder, a microcontroller, a motor driver and a stepper motor. During this project a wireless system is going to be used to enhance the stepper motor operated manually. This system will actually adapt the requirements of the modern technology. With the help of this system one can control the speed of the stepper motor controller from remote sites. It can also control the direction of the stepper motor. In order to make it user friendly we make a GUI for controlling it from the PC. The data is sent and received via transmitter and receiver respectively. This data will be encoded and decoded and sent to the motor driver from where it is sent to the stepper motor in order to perform the operations. / 0734-954624

Orientador: Elnatan Chagas Ferreira / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação / Made available in DSpace on 2018-08-24T07:37:40Z (GMT). No. of bitstreams: 1 Bacurau_RodrigoMoreira_M.pdf: 7520389 bytes, checksum: 2e88cad485dbbbdbd306a531c0ed2298 (MD5) Previous issue date: 2014 / Resumo: Neste trabalho é apresentado o desenvolvimento de um módulo medidor de energia residencial capaz de medir, além do consumo de energia total, os parâmetros elétricos necessários para a discriminação de consumo de energia por aparelho. Também é apresentado um levantamento de quais parâmetros elétricos derivados das curvas de tensão e corrente são úteis para a definição de assinatura de cargas residenciais. Os resultados dos experimentos realizados indicaram a potência ativa, a potência reativa, o fator de potência, a tensão e corrente eficazes e as cinco primeiras harmônicas ímpares do sinal de corrente como os parâmetros mais adequados para uso em sistemas não intrusivos para identificação de consumo por aparelho. Graças a técnicas de programação e decisões de projeto acertadas, foi possível desenvolver um módulo medidor de alta precisão e baixo custo, usando um microcontrolador simples e de baixo consumo. Este módulo é capaz de calcular todas as grandezas elétricas supramencionadas a frequência de 46 Hz. Os valores de tensão, corrente, fator de potência, potência ativa e potência aparente apresentaram erros inferiores a 0,3% (para cargas resistivas). O erro nas componentes harmônicas do sinal de corrente foi de 0,03% para a componente fundamental, 0,58% para a 3ª harmônica, 3,69% para a 5ª harmônica, 6,63% para a 7ª harmônica e 11,81% para a 9ª harmônica. O medidor desenvolvido será usado no projeto "Sistema Inteligente de Gestão Energética para Unidades Consumidoras de Baixa Tensão" o qual consistirá em um sistema completo de gestão de consumo de energia residencial / Abstract: We present in this project the development of a residential power meter module capable of measuring besides the total energy consumption, the electrical parameters needed for power consumption breakdown. We also present a study of which electrical features derived from current and voltage waveforms are more adequate to define signatures of residential loads. The experimental results indicated that the active power, reactive power, power factor, voltage, current and the first five odd harmonics of the current signal are good parameters to use in Non-Intrusive Load Monitoring Systems - NILM. Thanks to the use of advanced programming techniques and right design decisions, we developed, using a simple microcontroller, a high-precision, low-power and low cost smart meter. This module is capable to calculate all electrical parameters above mentioned at 46 Hz frequency. The voltage, current, power factor active and apparent power presented errors lower than 0.3% for resistive loads. The error in the harmonics of the current signal was 0.03% for the fundamental harmonic, 0.58% for the 3rd harmonic, 3.69% for the 5th harmonic, 6.63% for the 7th harmonic and 11.81% for the 9th harmonic. The smart meter presented here will be used in a larger project entitled "Intelligent Energy Management System for Consumer Units Low Voltage" which consists of a complete management system of residential energy consumption / Mestrado / Eletrônica, Microeletrônica e Optoeletrônica / Mestre em Engenharia Elétrica