Dans le contexte actuel d'optimisation des performances des dispositifs de microélectronique, le transistor MOSFET, brique de base, est soumis à des contraintes géométriques telles que son architecture même est remise en cause. L'augmentation du nombre de grille afin d'accentuer le contrôle électrostatique de la grille sur le canal a mis en avant des architectures ultimes telles que le nanofil dont la grille enrobe totalement le canal. Dans ce travail, une étude du nanofil de silicium a été réalisée afin d'estimer les potentialités de cette architecture au niveau transistor jusqu'à l'étude de petits circuits. Pour cela, un modèle analytique en courant a été mis en place et implémenté en Verilog-A afin de simuler des petits circuits dans un environnement de type ELDO. Toutefois, les paramètres du modèle telles que les masses effectives de transport (ou de confinement) ou le transport dans le film sont la clé de la prédictibilité au niveau circuit. C'est pourquoi des simulations avancées de type liaisons fortes ou Kubo-Greenwood ont été développées afin d'étudier finement l'évolution des caractéristiques du nanofil notamment vis-à-vis de son intégration géométriques. Issues de ces approches numériques, des expressions analytiques ont été établies afin d'inclure dans le modèle toute la physique observée en amont. Des effets comme l'évolution de la structure de bande ou l'impact des mécanismes d'interaction ont ainsi pu être apportés jusqu'au niveau circuit. Les résultats en courant acquièrent une certaine pertinence en créant un lien entre simulations numériques et données expérimentales.

The wireless market is developing very fast today with a steadily increasing number of users all around the world. An increasing number of users and the constant need for higher and higher data rates have led to an increasing number of emerging wireless communication standards. As a result there is a huge demand for flexible and low-cost radio architectures for portable applications. Moving towards multistandard radio, a high level of integration becomes a necessity and can only be accomplished by new improved radio architectures and full utilization of technology scaling. Modern nanometer CMOS technologies have the required performance for making high-performance RF circuits together with advanced digital signal processing. This is necessary for the development of low-cost highly integrated multistandard radios. The ultimate solution for the future is a software-defined radio, where a single hardware is used that can be reconfigured by software to handle any standard. Direct analog-to-digital conversion could be used for that purpose, but is not yet feasible due to the extremely tough requirements that put on the analog-to-digital converter (ADC). Meanwhile, the goal is to create radios that are as flexible as possible with today’s technology. The key to success is to have an RF front-end architecture that is flexible enough without putting too tough requirements on the ADC. One of the key components in such a radio front-end is a multiband multistandard low-noise amplifier (LNA). The LNA must be capable of handling several carrier frequencies within a large bandwidth. Therefore it is not possible to optimize the circuit performance for just one frequency band as can be done for a single application LNA. Two different circuit topologies that are suitable for multiband multistandard LNAs have been investigated, implemented, and measured. Those two LNA topologies are: (i) wideband LNAs that cover all the frequency bands of interest (ii) tunable narrowband LNAs that are tunable over a wide range of frequency bands. Before analog-to-digital conversion the RF signal has to be downconverted to a frequency manageable by the analog-to-digital converter. Recently the concept of direct sampling of the RF signal and discrete-time signal processing before analog-to-digital conversion has drawn a lot of attention. Today’s CMOS technologies demonstrate very high speeds, making the RF-sampling technique appealing in a context of multistandard operation at GHz frequencies. In this thesis the concept of RF sampling and decimation is used to implement a flexible RF front-end, where the RF signal is sampled and downconverted to baseband frequency. A discrete-time switched-capacitor filter is used for filtering and decimation in order to decrease the sample rate from a value close to the carrier frequency to a value suitable for analog-to-digital conversion. To demonstrate the feasibility of this approach an RF-sampling front-end primarily intended for WLAN has been implemented in a 0.13 μm CMOS process.

The continuous miniaturization of integrated circuits has opened the path towards System-on-Chip realizations. Process shrinking into the nanometer regime improves transistor performancewhile the delay of global interconnects, connecting circuit blocks separated by a long distance, significantly increases. In fact, global interconnects extending across a full chip can have a delay corresponding to multiple clock cycles. At the same time, global clock skew constraints, not only between blocks but also along the pipelined interconnects, become even tighter. On-chip interconnects have always been considered RC-like, that is exhibiting long RC-delays. This has motivated large efforts on alternatives such as on-chip optical interconnects, which have not yet been demonstrated, or complex schemes utilizing on-chip F-transmission or pulsed current-mode signaling. In this thesis, we show that well-designed electrical global interconnects, behaving as transmission lines, have the capacity of very high data rates (higher than can be delivered by the actual process) and support near velocity-of-light delay for single-ended voltage-mode signaling, thus mitigating the RC-problem. We critically explore key interconnect performance measures such as data delay, maximum data rate, crosstalk, edge rates and power dissipation. To experimentally demonstrate the feasibility and superior properties of on-chip transmission line interconnects, we have designed and fabricated a test chip carrying a 5 mm long global communication link. Measurements show that we can achieve 3 Gb/s/wire over the 5 mm long, repeaterless on-chip bus implemented in a standard 0.18 μm CMOS process, achieving a signal velocity of 1/3 of the velocity of light in vacuum. To manage the problems due to global wire delays, we describe and implement a Synchronous Latency Insensitive Design (SLID) scheme, based on source-synchronous data transfer between blocks and data re-timing at the receiving block. The SLIDtechnique not onlymitigates unknown globalwire delays, but also removes the need for controlling global clock skew. The high-performance and high robustness capability of the SLID-method is practically demonstrated through a successful implementation of a SLID-based, 5.4 mm long, on-chip global bus, supporting 3 Gb/s/wire and dynamically accepting ± 2 clock cycles of data-clock skew, in a standard 0.18 μm CMOS porcess. In the context of technology scaling, there is a tendency for interconnects to dominate chip power dissipation due to their large total capacitance. In this thesis we address the problem of interconnect power dissipation by proposing and analyzing a transition-energy cost model aimed for efficient power estimation of performancecritical buses. The model, which includes properties that closely capture effects present in high-performance VLSI buses, can be used to more accurately determine the energy benefits of e.g. transition coding of bus topologies. We further show a power optimization scheme based on appropriate choice of reduced voltage swing of the interconnect and scaling of receiver amplifier. Finally, the power saving impact of swing reduction in combination with a sense-amplifying flip-flop receiver is shown on a microprocessor cache bus architecture used in industry.

The primary objective of the presented research is to develop a class of integrated compact silicon diffractive sensors (CSDS) based on in-plane diffraction gratings. This class of sensors uses a silicon-on-insulator (SOI) substrate to limit costs, exploit established fabrication processes, enable integration of supporting electronics, and use the well-understood telecommunications wavelength of 1.55µm. Sensing is achieved by combining constant-diffraction-efficiency and highly-angularly-selective in-plane resonance-domain diffraction gratings. Detection is based on the diffraction efficiency of the highly angularly selective grating. In this research, the design processes for the constant-diffraction-efficiency and the highly angularly selective gratings are detailed. Grating designs are optimized with rigorous coupled-wave analysis (RCWA) and simulated with finite-difference time-domain (FDTD) analysis. Fabrication results are presented for the CSDS gratings. An inductively coupled plasma (ICP) Bosch etch process enables grating fabrication to within one percent of designed values with nearly vertical sidewalls. Experimental results are presented for individual CSDS gratings, the prototype sensor, and a prototype linear sensor array. The results agree well with simulation. The linear sensor array prototype demonstrates the intrinsic splitting mechanism and forms the basis of a 2-D sensor array. Finally, a toluene sensor was functionally demonstrated. The proof-of-concept device includes a polymer immobilization layer and microfluidic delivery of toluene. Toluene concentrations as low as 100ppm are measured, corresponding to a refractive index change of 3x10⁻⁴ RIU.

Nanoscale ferroelectric materials have numerous possible applications such as actively tunable photonic crystals, terahertz emitters, ultrasound transducers, and energy harvesters. One of most technologically relevant ferroelectric materials is lead zirconate titanate (PZT) due to its large piezoelectric response. However, there are limited methods currently available for creating nanoscale PZT structures. Current top-down patterning methods include material removal via a high energy beam, which damages the piezoelectric's properties, and wet etching, which is an isotropic process that results in poor edge definition. Similarly, current bottom-up approaches such as hard template-growth and hydrothermal processing have limited control over the aspect ratio of the structures produced and lack site specific registry. In this work, a bottom-up approach for creating PbZr₀.₅₂Ti₀.₄₈O₃ nanotubes was developed using soft-template infiltration by a sol-gel solution. This method allows excellent control of the structures produced, overcoming current manufacturing limitations. PZT nanotubes were fabricated with diameters ranging from 100 to 200 nm, aspect ratios (height to diameter) from 1.25:1 to 5:1, and wall thicknesses from 5 to 25 nm. The piezoelectric and ferroelectric nature of the nanotubes was characterized via scanning probe microscopy in order to investigate nanoscale phenomena. Specifically, the effects of lateral constraint, substrate clamping, and critical size on the extrinsic contribution to the piezoelectric response were studied and the results are discussed.

Ce mémoire présente la mise en oeuvre d'oscillateurs haute stabilité et pureté spectrale pour les applications en bande X qui imposent de disposer de résonateurs à fort coefficients de qualité compatibles avec les électroniques d'asservissement développées par les partenaires du projet NOVAE. Notre approche consiste à privilégier la réalisation de résonateurs à modes harmoniques aussi appelés HBAR (High-overtone Bulk Acoustic Resonator) alliant l'intérêt des couches minces piézoélectriques pour l'excitation de résonances hautes fréquences et la propagation d'ondes acoustiques dans les milieux de haute qualité cristalline. Des résonateurs HBAR à base de LiNbO3/LiNbO3 mais aussi LiNbO3/Saphir ont été ainsi mis en boucle d'oscillation sur la base d'un montage de Colpitts, et leur bruit de phase mesuré puis comparé à celui d'oscillateurs stabilisé par résonateurs à ondes de surface commercialement disponible. On montre ainsi que les très forts coefficients de qualité mesurés pour la solution niobate-sur-niobate permettent d'atteindre des niveaux de bruit comparable à voire meilleur que ceux obtenus avec les résonateurs à ondes de surface. Le manuscrit montre l'intérêt des résonateurs à ondes de volume harmoniques (HBAR) en termes de facilité de mise en oeuvre et de qualilté des résonances obtenues pour des modes d'ordre élevé. Nous avons ainsi pu montrer qu'il était raisonnablement simple d'atteindre la bande des 1,5 GHz avec des coefficients de qualité élevés (supérieur à 10000) pour des couplages ne dépassant toutefois pas quelques pour mille.

Les microscopes en champ proche sont très largement utilisés pour caractériser des propriétés physiques à l'échelle du nanomètre. Afin d'assurer la cohérence des mesures et l'exactitude des résultats mesurés, ces microscopes ont besoin d'être étalonnés périodiquement. Ce raccordement à la définition de l'unité de longueur est assuré par le biais d'étalons de transfert dont les caractéristiques dimensionnelles peuvent être mesurées à l'aide d'un microscope à force atomique métrologique. Les travaux réalisés au cours de cette thèse ont pour but de développer en France le premier microscope à force atomique métrologique (mAFM) capable d'étalonner ces échantillons de référence. Il s'agit d'un AFM dont les courses disponibles sont de 60 μm dans le plan horizontal et 15 μm suivant l'axe vertical. Les mesures de la position relative de la pointe AFM par rapport à l'échantillon sont réalisées à l'aide d'interféromètres différentiels dont la longueur d'onde est étalonnée afin d'assurer un raccordement direct à la définition du mètre étalon. Les incertitudes de mesure de la position de la pointe par rapport à l'échantillon sont de l'ordre du nanomètre. Quatre axes de développement concourent à cet objectif : (i) la minimisation des erreurs d'Abbe, (ii) l'optimisation de la chaîne métrologique, (iii) la réduction des effets thermiques sur le processus de

Certains domaines d'applications tels que l'aérospatial, l'automobile ou le forage de haute profondeur peuvent nécessiter la visualisation de certains paramètres physiques dans des environnements hostiles. Les capteurs microélectroniques basés sur le silicium y atteignent souvent leurs limites, qui sont qualifiées de conditions " sévères ". Ce travail se base principalement sur l'étude de solutions de capteurs mécaniques fonctionnant en conditions sévères. Le principe de ces capteurs repose sur l'exploitation de transistors de mesures HEMT à base de nitrures III-V (III-N), à la fois piézoélectriques et semiconducteurs, qui reste stable en conditions sévères. La compréhension des interactions entre physique des semiconducteurs et physique des matériaux ainsi que la caractérisation de structures possibles pour la détection mécanique représentent les principaux enjeux de ce sujet de thèse. La modélisation mécanique analytique et numérique des structures étudiées a permis d'appréhender le comportement de structures piézoélectriques multicouches. Le couplage de ce modèle électromécanique avec un modèle électronique du capteur a permis d'établir la faisabilité du principe de détection ainsi que la linéarité de la réponse du capteur. La caractérisation des prototypes réalisés en cours de thèse ont corroboré la linéarité du capteur tout en faisant apparaître l'influence de nombreux effets parasites réduisant sa sensibilité à savoir les effets de résistance parasites et de piézorésistances variables.

Le premier chapitre de ce mémoire intitulé "Amplificateurs faible bruit accordés pour systèmes intégrés CMOS" s'intéresse aux méthodes de conception permettant l'intégration complète de l'amplificateur faible bruit d'une (LNA) depuis la gamme des radiofréquences jusqu'à la gamme des fréquences millimétriques. Ces travaux ont été menés dans le cadre de la Thèse de Mathieu Egels et dans le cadre d'une convention de recherche avec la société ST-Microélectronics financée par le Conseil Général des Bouches du Rhône. Le deuxième chapitre est intitulé "Amplificateurs bas niveau large bande pour systèmes intégrés CMOS". Ce chapitre présente les solutions que nous avons développées au laboratoire qui permettent de contrôler la bande passante des amplificateurs faible bruit pour systèmes intégrés destinés aux applications utilisant les normes UWB ainsi que des études plus prospectives sur l'amplification distribuée CMOS pour des applications à très grandes bandes passantes. Dans la dernière partie de ce chapitre nous décrivons nos travaux concernant la mise en boîtier des circuits et systèmes intégrés haute fréquence et large bande. Ces différents travaux ont été réalisés d'une part dans le cadre des Thèses de Mathieu Egels, et de Marc Battista, dans le cadre d'une convention de recherche avec la société ST-Microélectronics financée par le Conseil Général des Bouches du Rhône, et d'autre part dans le cadre de la thèse de Romen Cubillo avec le soutien de la plateforme conception du Centre Intégré de Microélectronique de la région PACA (CIMPACA). Le troisième chapitre "Convertisseurs RF/DC pour la téléalimentation haute fréquence en RFID" décrit nos activités de recherche concernant les circuits et architectures pour la télé-alimentation des circuits intégrés au moyen d'une onde électromagnétique. Les applications ciblées concernent essentiellement les étiquettes électroniques sans contact dans le domaine des fréquences UHF pour lesquelles nous avons développé des circuits et des architectures pour les technologies CMOS standard. Ces travaux ont été réalisés dans le cadre de la Thèse de Emmanuel Bergeret dans le cadre d'une convention de recherche avec la société ST-Microélectronics soutenue par le Conseil Général des Bouches du Rhône. Dans ce mémoire nous nous attacherons à décrire l'état de l'art des différents thèmes de recherche abordés et à situer nos travaux vis-à-vis de cet état de l'art. Le détail de nos travaux de recherche étant disponible dans les différents articles et thèses référencés, nous donnerons dans ce mémoire uniquement les grandes lignes de nos études et les principaux résultats obtenus.

Cette thèse présente la conception, la caractérisation et l'utilisation d'un microsystème intégrant des fonctions terahertz (THz) guidées. L'interprétation des mesures conduit à la définition d'une métrologie des liquides aux fréquences THz. Ceci est possible par le développement de systèmes robustes, versatiles et sensibles couplant circuits microfluidiques et guides d'ondes THz intégrés. La création d'un procédé technologique compatible avec les processus microélectroniques de fabrication en "salle blanche", et le choix d'une filière silicium/polymère/verre ont permis d'obtenir une résistance à des pressions de plus de 35bar dans des canaux de 50mm de large. De plus, l'assemblage des substrats en amont de la gravure des canaux permet une conception indépendante des circuits électromagnétique et fluidique avec une définition de motifs inégalée pour ce type de microsystèmes. Les mesures réalisées avec ce dispositif ont permis d'atteindre une sensibilité aux protéines de l'ordre de 5mg/mL, état de l'art des dispositifs THz conventionnels, améliorant notablement les performances des dispositifs microfluidiques THz. Cette sensibilité a permis la caractérisation de l'hydratation de protéines en solution. Les calibrations in-situ, assurant l'obtention de mesures quantitatives, permettent d'atteindre leur nombre d'hydratation. Le couplage des mesures avec des techniques de chimiométrie conduit à l'analyse plus fondamentale de la structure et la dynamique de la couche d'hydratation, confrontée avec succès à des modèles numériques. Nous aboutissons à la définition d'un laboratoire sur puce, couplant modélisation, mesures calibrées et interprétation statistique dans le spectre THz, qui par ses caractéristiques propres, contribue à la compréhension des phénomènes d'hydratation. Le véritable apport de cette technologie réside dans ses perspectives pour le suivi des interactions dynamiques nécessaire à une meilleure compréhension du vivant.