Orientador: Manuel de Jesus Mendes / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-27T06:29:51Z (GMT). No. of bitstreams: 1 AriasMendez_CarlosRaul_D.pdf: 7399841 bytes, checksum: 1f21a4ac511ed9d848eacad6455f1129 (MD5) Previous issue date: 2000 / Resumo: O desenvolvimento de aplicações em redes como a Internet, está exigindo novos requerimentos que as atuais tecnologias de software não estão facilitando o desenvolvimento destas aplicações em forma eficiente e flexível, emergindo o paradigma do agente móvel como uma alternativa para abordar estes novos requerimentos. O presente trabalho de tese de doutorado visa fazer uma análise destes requerimentos, concentrando-se nas questões associadas ao transporte de agentes através de um meio de comunicação aberto, heterogêneo e de alto tráfego, como a Internet. Como produto desta análise propõe-se um serviço para o transporte de agentes, apresentando suas funcionalidades e arquitetura, podendo ser implementado em um ambiente aberto (baseado em CORBA), heterogêneo e distribuído. Discute-se sua implementação, fazendo-se uma análise dos resultados obtidos dos testes de desempenho realizados na Internet e em uma intranet, quando se realiza uma transferência de arquivos (representando os agentes) e se simula uma aplicação Cliente/Servidor, comparando ambos os modelos a partir destes resultados / Abstract: The development of applications in global networks as the Internet, is demanding new requirements that the current software technologies are not providing to build these applications in an efficient and flexible way. But, as an alternative to this new requirements is emerging the mobile agent paradigm. The present doctoral thesis work seeks to do an analysis of these requirements, concentrating on the subjects associated to the agent transport through an open, heterogeneous, and high traffic communication network, as the Internet is. After doing the analysis, we propose an agent transport service based on CORBA technology, describing its architecture and functionalities, that could be implemented in an open, heterogeneous and distributed environment. We discuss its implementation, being done an analysis of the test results that were accomplished in the Internet and in a intranet, when a file transfer is taking place (representing the agents) and when a Client/Server application was simulated, comparing the results from both models / Doutorado / Doutor em Engenharia Elétrica

Orientador: Edmundo Roberto Mauro Madeira / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação / Made available in DSpace on 2018-08-21T07:23:57Z (GMT). No. of bitstreams: 1 Gomes_RafaelLopes_M.pdf: 1407268 bytes, checksum: c68d2355ef384cdcbcdb0658ddb32852 (MD5) Previous issue date: 2012 / Resumo: Ao longo dos anos a Internet vem se tornando o principal meio de comunicação, onde muitas empresas e organizações a usam como base para os seus serviços, sendo que na maioria dos casos, estas empresas têm vários provedores de Internet (Modelo Multi- Provedor). Entretanto, a Internet atual não provê garantias de Qualidade de Serviço (Quality of Service - QoS). Para contornar esse problema, as empresas realizam um Acordo de Nível de Serviços (Service Level Agreement - SLA). Dentro desse contexto, esta dissertação de mestrado tem por objetivo desenvolver uma arquitetura para negociação de redes virtualizadas na Internet do Futuro utilizando técnicas de classificação de tráfegos para decidir, a partir dos dados coletados e das políticas de SLA, por qual ISP (Internet Service Provider) enviar os dados de acordo com a classe que os dados se enquadram. Espera-se assim atender aos requisitos de QoS de cada classe de tráfego, e diminuir os custos da empresa. Para realizar a validação da arquitetura proposta, foram efetuados experimentos baseados no protocolo OpenFlow e no emulador Mininet. Os resultados mostraram a eficiência do modelo desenvolvido, bem como a capacidade do mesmo de cumprir os objetivos definidos / Abstract: Over the years the Internet has become the primary means of communication, where many companies and organizations use it as basis for their services, and in most cases, these companies have multiple Internet service providers (Multi-Provider Model). However, the current Internet does not guarantee Quality of Service (QoS), to circumvent this problem; the companies apply a Service Level Agreements (SLA). Within this context, this dissertation aims to develop architecture for traffic engineering based on traffic classification to decide, from the data collected and SLA policies, for which ISPs to send the data, according to the data class. It is expected to ensure QoS requirements of each traffic class, and reduce the costs of the company. To validate the proposed framework, experiments based on the OpenFlow protocol and on the Mininet emulator were performed. The results showed the efficiency of the framework, as well as its capacity to fulfill the desired requirements / Mestrado / Ciência da Computação / Mestre em Ciência da Computação

Orientador: Yuzo Iano / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação / Made available in DSpace on 2018-08-20T16:13:03Z (GMT). No. of bitstreams: 1 Noboa_FranciscoJoseViudes_M.pdf: 2562716 bytes, checksum: 8090bd81ec54aaeab629033ee45a1ef0 (MD5) Previous issue date: 2012 / Resumo: Considerando-se que para controlar e possibilitar a entrega de diversos conteúdos e serviços a qualquer tipo de acesso fazia-se necessário um núcleo bem definido e estruturado, surgiu o IMS (IP Multimedia Subsystem) com o propósito de prover a integração completa das redes e serviços. O IMS define uma arquitetura completa e framework que habilita a convergência de voz, vídeo, dados e tecnologia de rede móvel através de uma infraestrutura baseada em IP, preenchendo a distância entre os dois paradigmas de comunicação mais bem sucedidos, celular e tecnologia IP. Este trabalho apresenta a arquitetura IMS como controle central de todas as redes, e uma arquitetura para o desenvolvimento de aplicações móveis que incorporem voz, vídeo e dados. A arquitetura IMS apesar de promissora apresenta inúmeras oportunidades de melhoria no seu mecanismo de segurança, muitas dessas oportunidades de melhoria estão relacionadas a falhas e até mesmo a falta de especificações de segurança quando a arquitetura foi originalmente implementada. Assim o maior desafio na implantação e globalização da arquitetura IMS são as falhas de segurança e a vulnerabilidade que a arquitetura possui a diversos tipos de ataques que podem atingir e prejudicar, tanto operadoras quanto usuários da rede. O objetivo deste projeto de pesquisa é apresentar uma análise detalhada sobre a estrutura da arquitetura IMS focando principalmente na arquitetura de segurança desenvolvida pela 3GPP, e assim prover análises e soluções para os ataques, vulnerabilidades e falhas de segurança que atingem a arquitetura tanto do ponto de vista de operadoras e provedores de serviço quanto na perspectiva do usuário / Abstract: Considering that to control and enable the delivery of diverse content and services to any type of access it should make necessary a core well-defined and structuralized, appeared the IMS (IP Multimedia Subsystem) in order to provide the complete integration of networks and services. IMS defines a complete architecture and framework that enables the convergence of voice, video, data and mobile network technology over an infrastructure based on IP, in addition to filling the gap between the two communications paradigms most successful, cellular and IP technology. This paper presents the IMS architecture as central control of all networks, and architecture for developing mobile applications that incorporate voice, video and data. The IMS architecture despite being promising presents numerous opportunities for improvement in its security mechanism, many of these opportunities for improvement are related to failures and even the lack of security specifications when creating the architecture. So the biggest challenge in the implementation of the IMS architecture and globalization are the security issues and vulnerabilities that the architecture faces being vulnerable to several types of attacks that can reach and affect carriers and network users. The objective of this research project is to present a detailed analysis on the structure of the IMS architecture focusing primarily on security architecture developed by 3GPP, and thus provide analysis and solutions about the attacks, vulnerabilities and security issues that affect the architecture from the point of view of carriers, service providers and from the network users / Mestrado / Telecomunicações e Telemática / Mestre em Engenharia Elétrica

Orientador: Christian Rodolfo Esteve Rothenberg / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação / Made available in DSpace on 2018-08-27T08:39:20Z (GMT). No. of bitstreams: 1 Siqueira_MarcosAntoniode_D.pdf: 7263131 bytes, checksum: fad0f39a012c338503de664fbec8fe8c (MD5) Previous issue date: 2015 / Resumo: Esta tese apresenta uma proposta de arquitetura para controle de redes ópticas de transporte que utiliza o paradigma de redes definidas por software, com suporte a operação autonômica com base em políticas. A arquitetura é constituída pelos seguintes pilares: (i) modelagem dos elementos de rede, incluindo suas interconexões, restrições, capacidades, entre outros, utilizando a linguagem YANG; (ii) composição dos modelos dos elementos de rede e suas relações em um modelo que representa a rede, suportando transformações para representação da rede como grafos de propriedades; e (iii) um modelo de políticas baseado em objetos associados ao grafo de propriedades da rede que viabiliza a operação autonômica do controlador. A proposta foi validada através de provas de conceito realizadas por simulações, protótipos e experimentos, incluindo casos de uso de segmentação e virtualização da rede óptica de transporte, aplicações SDN para ajuste de parâmetros operacionais da rede com base em políticas, bem como a operação autônoma do controlador SDN com auxílio de ferramentas de simulação com rotinas de planejamento automatizado / Abstract: This thesis proposes an architecture for optical transport networks control, using the software defined networking paradigm, with support for policy-based autonomic operation. The architecture is composed of three pillars: (i) modeling of network elements, its interconnections, constraints and capabilities using the YANG language; (ii) composition of the network element models and its interconnections forming a network model, supporting transformations for representing the network as property graphs; and (iii) a policy model based on objects associated to the network graph designed for allowing autonomic operation of the network controller. The proposal has been validated through a set of proofs of concept performed via simulations, prototypes and experiments, including use cases for optical transport network slicing and virtualization, SDN applications for policy-based operational parameters adjustment, and autonomic operation of the SDN controller assisted by simulation tools with routines for automated planning / Doutorado / Engenharia de Computação / Doutor em Engenharia Elétrica

Made available in DSpace on 2015-04-14T14:49:03Z (GMT). No. of bitstreams: 1 407650.pdf: 1702520 bytes, checksum: c900c9b4c3134193aa3ab89db164218f (MD5) Previous issue date: 2008-03-23 / Pesquisas utilizando virtualiza??o de hardware v?m sendo feitas em diversas ?reas dentro da Ci?ncia da Computa??o. A cria??o de ambientes virtuais com essa tecnologia pode ser implementada utilizando-se poucos recursos computacionais. Por?m, a falta de ferramentas de configura??o dificulta a cria??o de ambientes de larga escala. Recursos de rede, por exemplo, precisam ser gerenciados e configurados para atender ?s especifica??es do ambiente virtual que se deseja criar. Na inten??o de facilitar esta ger?ncia e reduzir os erros na configura??o do ambiente virtual, apresentamos neste trabalho uma arquitetura de ger?ncia de rede de m?quinas virtuais. Dentre suas fun??es encontram-se quest?es como configura??o de isolamento de rede e controle de vaz?o e lat?ncia. Na valida??o, aspectos de rede de um ambiente de emula??o de sistemas distribu?dos s?o configurados e uma aplica??o ? executada nesse ambiente na inten??o de avaliar esses aspectos de comunica??o

Made available in DSpace on 2015-04-14T14:49:22Z (GMT). No. of bitstreams: 1 423220.pdf: 1981551 bytes, checksum: ecb6d77c378c9eebe9064368d306c500 (MD5) Previous issue date: 2009-01-27 / A virtualiza??o de ambientes computacionais tem cada vez mais atra?do a aten??o dos meios acad?mico e corporativo. Em virtude de sua utiliza??o estar cada vez mais presente nesses meios, formas de gerenciar a complexidade que ambientes virtualizados apresentam tornam-se de grande import?ncia, pois permitem controlar eventos no ambiente. Embora atividades de ger?ncia sejam importantes, n?o h? um padr?o que auxilie neste processo de controle e monitora??o de ambientes que se utilizam da tecnologia de virtualiza??o. Uma forma de preencher esta lacuna ? buscar, em outras ?reas da computa??o, conceitos que d?em base e que auxiliem no processo de concep??o de atividades gerenciais. Deste modo, ? poss?vel utilizar conceitos aplicados em diferentes ?reas da computa??o para gerenciar ambientes virtualizados, conhecidos como ?reas funcionais da ger?ncia. Sendo assim, o presente trabalho consiste na concep??o de uma arquitetura para gerenciar ambientes virtualizados, tendo como base as recomenda??es das ?reas funcionais da ger?ncia adaptadas para a realidade de virtualiza??o.

Made available in DSpace on 2015-04-14T14:49:26Z (GMT). No. of bitstreams: 1 426062.pdf: 4398366 bytes, checksum: a7895c5830e8843972ffac29c4084ef7 (MD5) Previous issue date: 2010-01-27 / A constante evolu??o das necessidades de mercado exige que sejam disponibilizados sistemas computacionais com poder de processamento cada vez maior. O aumento da frequ?ncia de opera??o e o paralelismo de instru??es em microprocessadores n?o s?o mais suficientes para garantir a melhora do desempenho destes sistemas. Uma forma de garantir tal aumento no poder de processamento ? o desenvolvimento de sistemas multiprocessados em um ?nico chip (MPSoC), o que permite dividir os custos de computa??o de aplica??es pelos elementos de processamento que o formam. ? tend?ncia que o n?mero de elementos de processamento que comp?e um MPSoC cres?a com o avan?o em dire??o a tecnologias submicr?nicas. Para interconectar tais elementos de processamento s?o necess?rias infraestruturas de comunica??o mais eficientes do ponto de vista de caracter?sticas el?tricas, facilidade de ado??o em projetos e desempenho. Redes em chip (do ingl?s, Networks on Chip ou NoCs) s?o vistas como uma tend?ncia neste processo. Assim como o aumento do desempenho da computa??o prev?-se tamb?m o aumento do desempenho da comunica??o entre os elementos de processamento. Obviamente, NoCs podem sofrer com fen?menos de congestionamento, que degradam a qualidade das comunica??es devido, por exemplo, ao aumento da lat?ncia de entrega de mensagens. O uso de algoritmos adaptativos em NoCs permite reduzir o congestionamento, mas decis?es de adapta??o s?o normalmente baseadas no estado instant?neo da rede e apenas no uso de informa??o local. O problema deste tipo de abordagem ? a imprevisibilidade da lat?ncia de entrega de pacotes, visto que a rota a ser utilizada por um pacote depende do estado da rede e da regra adotada pelo algoritmo de roteamento. Adicionalmente, o desvio de uma rota considerada congestionada pode levar a outras com concentra??o de tr?fego ainda maior. O presente trabalho prop?e duas infraestruturas de comunica??o que permitem maior previsibilidade, sendo assim ?teis para melhor atender requisitos de comunica??o de aplica??es. Ambas as infraestruturas propostas empregam roteamento na origem. A primeira, denominada NoC Hermes- SR explora o mapeamento de rotas de comunica??o realizado em tempo de projeto. Resultados iniciais mostram um ganho desta infraestrutura de comunica??o quando comparada ? NoC Hermes com roteamento determin?stico XY, uma NoC sem mecanismos para reduzir congestionamentos. Na segunda infraestrutura de comunica??o, chamada MoNoC (de NoC Monitorada), exploram-se recursos que contribuem para permitir adapta??o de rotas, tais como interfaces de rede, monitores e sondas de rede. Resultados capturados para tal infraestrutura apresentaram redu??es significativas de lat?ncia de aplica??o. Em ambos os casos, a ado??o de algoritmos de roteamento adaptativos quando utilizados como base para a defini??o de rotas permite contornar caminhos congestionados na rede aumentando a previsibilidade de lat?ncia de entrega de pacotes.

Made available in DSpace on 2015-04-14T14:49:30Z (GMT). No. of bitstreams: 1 430304.pdf: 2164502 bytes, checksum: db47a771a28123bb6c1aa5df3d495e3b (MD5) Previous issue date: 2010-01-27 / As inova??es na fabrica??o de circuitos integrados t?m reduzido continuamente o tamanho dos componentes, permitindo um aumento na densidade l?gica de sistemas eletr?nicos complexos, denominados SoCs (Systems‐on‐a‐Chip), mas afetando tamb?m a confiabilidade destes componentes. Barramentos globais utilizados para interconex?o de componentes em um chip est?o cada vez mais sujeitos aos efeitos de crosstalk, que podem causar atrasos e picos nos sinais. Este trabalho apresenta e avalia diferentes t?cnicas para toler?ncia a falhas em redes intra‐chip, nos quais a rede ? capaz de manter o mesmo desempenho da rede original mesmo na ocorr?ncia de falhas. Quatro t?cnicas s?o apresentadas e avaliadas em termos de consumo adicional de ?rea, lat?ncia dos pacotes, consumo de pot?ncia e an?lise de defeitos residuais. Os resultados demonstram que o uso de codifica??o CRC nos enlaces ? vantajoso quando o m?nimo acr?scimo de ?rea e consumo de pot?ncia ? o principal objetivo. Entretanto, cada um dos m?todos apresentados neste trabalho tem as suas pr?prias vantagens e podem ser utilizados dependendo da aplica??o alvo.

Submitted by Setor de Tratamento da Informa??o - BC/PUCRS (tede2@pucrs.br) on 2016-05-03T16:50:54Z No. of bitstreams: 1 TES_MATHEUS_TREVISAN_MOREIRA_COMPLETO.pdf: 12630678 bytes, checksum: 24f95d03626ea6a376f29220bb4e1177 (MD5) / Made available in DSpace on 2016-05-03T16:50:54Z (GMT). No. of bitstreams: 1 TES_MATHEUS_TREVISAN_MOREIRA_COMPLETO.pdf: 12630678 bytes, checksum: 24f95d03626ea6a376f29220bb4e1177 (MD5) Previous issue date: 2016-01-14 / Coordena??o de Aperfei?oamento de Pessoal de N?vel Superior - CAPES / Conselho Nacional de Pesquisa e Desenvolvimento Cient?fico e Tecnol?gico - CNPq / Funda??o de Amparo ? Pesquisa do Estado do Rio Grande do Sul - FAPERGS / For decades now, the synchronous paradigm has been the major choice of the industry for building integrated circuits. Unfortunately, with the development of semiconductor industry, power budgets got tighter and delay uncertainties increased, making synchronous design a complex task. Some of the reasons behind that are the increase in process variability, the losses in wire performance and the uncertainties in the operating condition of devices. These and other factors significantly impact transistor electrical characteristics, making it more complicated to meet timing closure in synchronous systems and compromising power efficiency. The asynchronous paradigm emerges as an efficient alternative to current design approaches, given its inherent high robustness against delay variations and suitability to low-power and high-performance design. However, while a major segment of the design automation industry was developed to support synchronous design, currently, design automation for asynchronous circuits is limited, to say the least. Furthermore, basic components for semi-custom design approaches, typically available in standard cell libraries were optimized to target synchronous implementations and those necessary to support asynchronous design were also left behind. This Thesis proposes new techniques to optimize asynchronous design, from cell to system level. We start by analyzing and optimizing basic components for asynchronous design and then propose new manners of implementing them at the transistor level. The proposed optimizations and novel components allow better exploring power, delay and area trade-offs, providing a guideline for asynchronous designers. We then explore how to design these components as cells for building a library to support semi-custom design. To that extent, we propose a completely automated flow for designing such libraries. This flow comprises transistors sizing and electrical characterization tools, developed in this Thesis, and a layout generation tool, developed by a fellow research group. We also provide a freely available library, designed with the flow, with hundreds of components that were extensively validated with post-layout simulations. Using this library we devised new templates for designing asynchronous circuits at the system level, exploring an automated synthesis solution and expanding design space exploration. Compared to a similar state-of-the-art solution, our latest template provides almost twice better energy efficiency and comprises an original automated method for technology mapping and synthesis optimizations. The contributions of this Thesis allowed the construction of an infrastructure for building asynchronous designs, paving the way to explore their usage to solve contemporary and future challenges in integrated circuit design. / O paradigma s?ncrono foi, por d?cadas, a principal escolha da ind?stria para o projeto de circuitos integrados. Infelizmente, com o desenvolvimento da ind?stria de semicondutores, restri??es de projeto relativas ? pot?ncia de um circuito e incertezas de atrasos aumentaram, dificultando o projeto s?ncrono. Alguns dos motivos para isso s?o o aumento na variabilidade dos processos de fabrica??o de dispositivo, as perdas de desempenho relativas em fios e as incertezas temporais causadas por variabilidades nas condi??es operacionais de dispositivos. Dessa forma, o paradigma ass?ncrono surge como uma alternativa, devido ? sua robustez contra varia??es temporais e suporte ao projeto de circuitos de alto desepenho e baixo consumo. Entretanto, grande parte da ind?stria de ferramentas de automa??o de projeto eletr?nico foi desenvolvida visando o projeto de circuitos s?ncronos e atualmente o suporte a circuitos ass?ncronos ? consideravelmente limitado. Esta Tese prop?e novas t?cnicas de projeto para otimizar circuitos ass?ncronos, desde o n?vel de c?lulas ao n?vel de sistema. Come?amos analisando e otimizando componentes b?sicos para o projeto desses circuitos e depois apresentamos novas solu??es para implement?-los no n?vel de transistores. As otimiza??es propostas permitem uma melhor explora??o dos par?metros desses circuitos, incluindo pot?ncia, atraso e ?rea. Em um segundo momento, exploramos o uso desses componentes como c?lulas para a gera??o de uma biblioteca de suporte ao projeto semi-dedicado de circuitos ass?ncronos. Nesse contexto, propomos um fluxo completamente automatizado para projetar tais bibliotecas. O fluxo compreende ferramentas de dimensionamento de transistores e caracteriza??o el?trica, desenvolvidas nesta Tese, e uma ferramenta de projeto de leiaute, desenvolvida por um grupo de pesquisa parceiro. Esse trabalho tamb?m apresenta uma biblioteca aberta, com centenas de componentes validados extensivamente atrav?s de simula??es p?s-leiaute. Al?m disso, usando essa biblioteca desenvolvemos novos templates para o projeto de circuitos ass?ncronos no n?vel de sistema, propondo um fluxo autom?tico para s?ntese e mapeamento tecnol?gico. Comparado a uma solu??o ass?ncrona no estado da arte, nosso mais novo template apresenta uma efici?ncia energ?tica quase duas vezes maior. As contribui??es desta Tese permitiram a constru??o de uma infraestrutura para o projeto de circuitos ass?ncronos, abrindo caminho para a explora??o do uso de templates ass?ncronos para solucionar problemas modernos e futuros no projeto de circuitos integrados.

Dissertação (Mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. / Made available in DSpace on 2012-10-17T03:40:34Z (GMT). No. of bitstreams: 0Bitstream added on 2016-01-09T01:18:16Z : No. of bitstreams: 1 142860.pdf: 6348751 bytes, checksum: c72acaac08ace70023db046962ec7c66 (MD5)