Le développement de la radiocommunication sans fil et notamment, son explosion sur le marché grand public, a été rendu possible grâce au progrès du secteur de la microélectronique. En effet, l’intégration toujours croissante de fonctions au sein d’une même puce a permis le développement de ces nouvelles technologies basses consommations et à un moindre coût. Les travaux de recherche présentés dans ce manuscrit s’inscrivent dans le cadre de ces deux caractéristiques (faible coût et faible consommation). Nous avons donc développé deux solutions innovantes d’architectures radiofréquences : « half-complex » et « full-complex » en technologie CMOS. En effet, cette technologie représente la meilleure alternative car elle permet l’implémentation de fonctions RF analogique et numérique sur une même puce réduisant ainsi le coût du système. / Le développement de la radiocommunication sans fil et notamment, son explosion sur le marché grand public, a été rendu possible grâce au progrès du secteur de la microélectronique. En effet, l’intégration toujours croissante de fonctions au sein d’une même puce a permis le développement de ces nouvelles technologies basses consommations et à un moindre coût. Les travaux de recherche présentés dans ce manuscrit s’inscrivent dans le cadre de ces deux caractéristiques (faible coût et faible consommation). Nous avons donc développé deux solutions innovantes d’architectures radiofréquences : « half-complex » et « full-complex » en technologie CMOS. En effet, cette technologie représente la meilleure alternative car elle permet l’implémentation de fonctions RF analogique et numérique sur une même puce réduisant ainsi le coût du système.

Les systèmes de télécommunications optiques sont au coeur de la révolution Internet depuis son origine. Le transport optique est la technologie incontournable pour pouvoir véhiculer le trafic de données à l’échelle mondiale. Depuis quelques années, l’explosion de la quantité de données nécessite de disposer de systèmes pouvant fonctionner à des débits plus élevés. Par ailleurs, la bande passante de la fibre optique, longtemps considérée comme infinie, est désormais repoussée à ses limites. De plus, les composants électro-optiques aux différentes interfaces ne progressent plus à un rythme suffisant pour permettre d’augmenter significativement le débit binaire. La problématique de l’égalisation est un sujet bien connu dans le domaine des télécommunications optiques. Cependant, pour augmenter le débit des systèmes, vers 100 Gb/s et au-delà, des formats de modulation principalement multi-niveaux sont aujourd’hui nécessaires. Dans ce nouveau contexte, l’égalisation devient indispensable même si elle est plus complexe à mettre en oeuvre à ce niveau de rapidité. Ce travail de thèse s’intéresse à l’étude et à la réalisation des égaliseurs analogiques pour les formats de modulation multi-niveaux à des débits binaires de 100 Gb/s. Les différentes réalisations sont basées sur la technologie de transistor bipolaire à double hétérojonction (TBDH) en phosphure d’indium (InP), développée au sein du laboratoire III-V Lab et présentant un couple fT/fmax aux alentours de 400 GHz, avec une tension de claquage supérieure à 4V. Plusieurs égaliseurs analogiques ont été conçus et mesurés au cours de cette thèse. Des circuits d’égalisation comportant peu de transistors ont été développés, afin de démontrer des meilleures performances en terme de peaking fréquentiel comparées à l’état de l’art international. À partir de ces briques de base, nous avons conçu des égaliseur sanalogiques linéaires de type feed-forward, répondant parfaitement à la problématique d’égalisation des systèmes de télécommunications optiques actuels utilisant des formats de modulation multi-niveaux. Les mesures de ces égaliseurs analogiques réalisés ont démontré l’égalisation de signaux numériques sévèrement filtrés à un débit binaire de 100 Gb/s. / Optical communication systems are the core of the current Internet revolution. Indeed, optical network is the main technology in order to spread global IP traffic. The growing demand of data bandwidth all over the world are pushing optical communication systems beyond their limits. Thus it requires systems which are higher data rate compliant. Besides, the fiber optic has been historically considered as having an infinite bandwidth, but its physical limits are being gradually reached. Moreover, electro-optical components are no more keeping pace with the current increasing data rate.Equalization is a well-known subject in the optical communication field. In order to increase system data rates beyond 100 Gb/s, multilevel format modulation are required. In this context, equalization is still mandatory but more complex to implement.The goal of this thesis is to study and design analog equalizers for complex modulation format with a 100-Gb/s bit rate. All of these circuits are based on indium-phosphide (InP) double heterojunction bipolar transistor (DHBT) technology from III-V Lab. Its fT/fmax couple almost reaches 400 GHz, and the breakdown voltage is higher than4V. Many analog equalizers have been designed and measured over this thesis. First of all, equalization circuits with few transistors have been designed in order to demonstrate state-of-the-art analog equalizer performances, mainly regarding peaking frequency parameter. From these building blocks, feed-forward analog equalizers have been studied and designed, thus answering to the initial requirement of current optical communication systems using complex modulation format. Measurements demonstrated a remarkable equalization performance on strongly filtered 100-Gb/s digital signals.

Ce mémoire de maîtrise présente le développement d'une technologie NMOS utilisée en enseignement au 1er et 2e cycle et comme preuve de concepts en recherche à l'Université de Sherbrooke. Le développement est basé sur la technologie JOPE à 6 masques utilisée en enseignement depuis les années 90. Le but de ce projet est d'optimiser ce procédé pour augmenter la reproductibilité des circuits et la densité d'intégration. Les problèmes de JOPE sont une forte résistivité de couche du polySi, une grande résistivité des contacts aluminium/polySi et aluminium/zone active ainsi qu'une grande fluctuation de la tension de seuil des transistors. Le procédé de fabrication JOPE a été optimisé pour créer JOPE2 afin d'améliorer les propriétés physiques des composantes et atteindre les objectifs fixés. Des circuits ont été fabriqués contenant des structures de caractérisations et des circuits numériques et analogiques conçus avec une règle de longueur de grille minimale de 2 [micro]m. La résistivité du polySi de JOPE2 est diminuée d'un facteur 5 en augmentant la température de déposition de la couche par LPCVD et en ajoutant une implantation ionique dédiée en plus de celle déjà prévue avec le procédé autoaligné pour les sources/drains. De cette façon, la résistivité des contacts aluminium à polySi est diminuée d'un facteur 10. La résistivité des contacts aluminium à zone active est diminuée d'un facteur 20 en augmentant la dose d'implantation ionique des sources/drains. JOPE2, tout comme JOPE, présente une variation importante de la tension de seuil causée par les charges d'interfaces Si/SiO[indice inférieur 2] et la variation de la résistivité du substrat utilisée (1 à 10 [oméga]-cm). Le faible rendement du procédé, évalué à 47 %, est causé par la faible stabilité des contacts, la grande densité de défauts et les limitations en ce qui a trait à l'alignement des masques. Pour faire suite à ce projet, un procédé NMOS à 3 [micro]m est recommandé afin d'augmenter le rendement en diminuant l'impact des défauts, améliorant la stabilité des contacts et en augmentant la qualité de l'alignement. De plus, pour augmenter la stabilité de la tension de seuil il est recommandé d'utiliser des tranches hautes résistivité. Le procédé recommandé devrait permettre de fabriquer des circuits complexes basés sur des transistors NMOS avec un rendement de 80 %.

La mesure de temps de vol de photons et/ou de temps de propagation d’ondes RF et ultra large bande est devenue une technique essentielle et indispensable pour de nombreuses applications telles qu’en géolocalisation en intérieur, en détection LASER et en imagerie biomédicale, notamment en tomographie optique diffuse (TOD) avec des mesures dans le domaine temporel (DT). De telles mesures nécessitent des convertisseurs temps-numérique aptes à mesurer des intervalles de temps très courts avec grande précision, et ce, à des résolutions temporelles allant de quelques picosecondes à quelques dizaines de picosecondes. Les scanners TOD-DT ont généralement recours à des cartes électroniques de comptage de photons uniques intégrant essentiellement des convertisseurs temps-numérique hybrides (un mixte de circuits monolithiques et non-monolithiques). Dans le but de réduire le temps d’acquisition de ces appareils et d’augmenter leur précision, plusieurs mesures à différentes positions et longueurs d’ondes doivent pouvoir être effectuées en parallèle, ce qui exige plusieurs cartes de comptage de photons. L’implémentation de tels dispositifs en technologie CMOS apporte de multiples avantages particulièrement en termes de coût, d’intégration et de consommation de puissance. Cette thèse apporte une solution architecturale d’un convertisseur temps-numérique à 10-bits dédié aux applications de TOD-DT. Le convertisseur réalisé en technologie CMOS 0,13 μm d’IBM et occupant une surface en silicium de 1,83 x 2,23 mm[indice supérieur 2] incluant les plots de connexion, présente une résolution temporelle de 12 ps sur une fenêtre de 12 ns pour une consommation en courant de 4,8 mA. Les avantages de l’architecture proposée par rapport à d’autres réalisations rapportées dans la littérature résident dans son immunité face aux variations globales du procédé de fabrication, l’indépendance de la résolution temporelle vis-à-vis de la technologie ciblée et la faible gigue temporelle qu’il présente. Le circuit intégré réalisé trouvera plusieurs champs d’applications autres que la TOD notamment dans les tomographes d’émission par positrons, les boucles à verrouillage de phase numériques et dans les systèmes de télédétection et d’imagerie 3D.

Durant la dernière décennie, la miniaturisation des technologies de semi-conducteurs et de l’intégration à grande échelle a donné lieu à la conception de systèmes complexes, notamment l’intégration de plusieurs milliards de transistors sur un même die. Cette tendance pose de nombreux défis de fabrication et de fiabilité tels que la dissipation de puissance, la variabilité technologique et la polyvalence des applications. Les problèmes de fiabilité, représentées par la présence de points chauds thermiques peuvent accélérer la dégradation des transistors, et par conséquent réduire la durée de vie des puces, également appelée "vieillissement". Afin de relever ces défis, de nouvelles solutions sont nécessaires, basées notamment sur des systèmes auto-adaptatifs. Ces systèmes sont principalement composées d’une boucle de contrôle avec trois processus : (i) la surveillance, qui est chargée d’observer l’état du système, (ii) la prise de décision, qui analyse les informations collectées et prend des décisions pour optimiser le comportement du système et (iii) l’action qui ajuste les paramètres du système en conséquence. Cependant, une adaptation dépendre de façon critique sur le processus de suivi qui devrait fournir une estimation précise sur l’état du système de façon rentable. Dans cette thèse, nous étudions d’abord le suivi de la consommation d’énergie. Nous développons une méthode basée sur plusieurs algorithmes de fouille de données "data mining", pour surveiller l’activité de commutation sur quelques signaux pertinents sélectionnés au niveau RTL. La méthode proposée se compose d’un flot générique qui peut être utilisé pour modéliser la consommation d’énergie pour n’importe quel circuit RTL sur n’importe quelle technologie. Deuxièmement, nous améliorons le flot proposé pour estimer le comportement thermique globale de puce et de développer une nouvelle technique de placement des capteurs thermique sur puce. Les algorithmes proposés choisissent systématiquement le meilleur compromis entre la précision de l’observation et le coût représenté par le nombre de capteurs intégrés sur puce. La surface de la puce est décomposée en plusieurs zones thermiquement homogènes.Outre la partie conception, les systèmes embarqués modernes intègrent des capteurs matériels (analogiques ou numériques) qui peuvent être utilisés pour surveiller l’état du système. Ces méthodes industrielles sont généralement très coûteuses et nécessitent un grand nombre d’unités pour produire des informations précises avec une résolution à grain fin. Une solution alternative pour fournir une estimation précise de l’état du système est réalisée avec un ensemble de compteurs de performance qui peut être configuré pour effectuer le suivi des événements logiques à différents niveaux. Dans ce cas, nous proposons un nouvel algorithme pour la sélection des événements performance pertinents à partir des ressources locales, partagées et système. Nous proposons ensuite une implémentation d'un algorithme d'estimation basé sur un réseau neuronal. La méthode proposée est robuste contre les variations de température extérieure. En outre, estimation thermique est aussi peut être réalisé en utilisant les événements logiques actuelles et historiques, et la précision est évaluée sur la base de la profondeur dans le passé.Enfin, une fois la méthode de suivi et la cible définies et le système est configuré, la méthode de surveillance doit être utilisée au moment de "Run-time". Nous avons mis en place une boucle d’adaptation complète, avec un suivi dynamique de l’état du système afin atteindre une meilleure efficacité énergétique. / Over the last decade, the miniaturization of semiconductor technologies and the large-scale integration has given rise to complex system design, including the integration of several billions of transistors on a single die. This trend poses many manufacturing and reliability challenges such as power dissipation, technological variability and application versatility. The reliability issues represented by the presence of thermal hotspots can accelerate the degradation of the transistors, and consequently reduce the chip lifetime, also referred to as “aging”. In order to address these challenges, new solutions are required, based in particular on self-adaptive systems. Such systems are mainly composed of a control loop with three processes: (i) the monitoring, which is responsible for observing the state of the system, (ii) the diagnosis, which analyzes the information collected and makes decisions to optimize the behavior of the system, and (iii) the action that adjusts the system parameters accordingly. However, effective adaptations depend critically on the monitoring process that should provide an accurate estimation about the system state in a cost-effective manner. In this thesis, we firstly investigate the monitoring of the power consumption. We develop a method, based on several data mining algorithm, to monitor the toggling activity on a few relevant signals selected at the RTL level. The proposed method consists of a generic flow that can be used to model the power consumption for any RTL circuit on any technology. Secondly, we improve the proposed flow by estimating the overall chip thermal behavior and developing a new technique of on-die thermal sensor placement. The proposed algorithms systematically choose the best trade-off between accuracy and overhead. The surface of the chip is decomposed into several thermally homogeneous regions.Besides the design part, modern embedded systems integrates hardware sensors (analog or digital) that can be used to monitor the system’s state. These industrial methods are usually very expensive, and require a large number of units to produce precise information at a fine-grained resolution. An alternative solution to provide an accurate estimation of system’s state is achieved with a set of performance counters that can be configured to track logical events at different levels. To this end, we propose a novel algorithm for the selection of the relevant performance events from the local, shared and system resources. We propose then an implementation of a neural network based estimation algorithm. The proposed method is robust against the external temperature variations. Furthermore, thermal estimation is also can be achieved using the current and historic logical events, and the accuracy is evaluated on the basis of the depth in the past.Finally, once the tracking method and target are defined and the system is configured, the monitoring method should be used at “Run-time”. We implemented a complete adaptation loop, with a dynamic monitoring of the system’s state in order to achieve better energy efficiency.

Réalisation des microprocesseurs en tranche sur une seule puce tout en minimisant les défauts de fabrication. Étude approfondie sur les tolérances de fabrication des circuits

La stimulation électrique des tissus neuronaux est une technique largement utilisée dans la recherche en neuroscience et à des fins thérapeutiques. Ce travail est une contribution à la conception des circuits et systèmes électroniques de stimulation. De tels circuits sont requis dans quatre projets multi-disciplinaires en cours dans l’équipe Elibio de l’IMS, présentés dans ce document : STN-Oscillations (ANR 08-MNPS-036) concernant l’étude de la Stimulation Cérébrale Profonde(SCP), HYRENE (ANR 2010-Blan-031601), ayant pour but le développement d’un systèmehybride de restauration de l’activité motrice dans le cas d’une lésion de la moelle épinière, BRAINBOW (European project FP7-ICT-2011-C), ayant pour objectif l’élaboration de neuro-prothèses innovantes capables de restaurer la communication autour de lésions cérébrales, CENAVEX (ANR et NSH AN13-NEUIC-0001-01), visant au développement d’un système de stimulation en boucle fermée pour le contrôle de la respiration. Cette thèse propose une approche de conception globale qui aboutira au développement d’un système multi-applications, prenant en compte les spécificités de chaque contexte.Dans un premier temps, afin d’évaluer les contraintes liées à l’expérimentation in vivo et in vitro, deux stimulateurs spécifiques ont été réalisés. Le premier permet la SCP chronique du rat,résout la contrainte énergétique à l’aide d’une gestion dynamique de l’alimentation. Ce dispositif a été fabriqué et implanté in vivo avec succès. Une expérimentation à long terme a été effectuée afin de valider ses propriétés sur l’animal. Dans un second temps, un autre stimulateur a été conçu en utilisant un FPAA (Field Programmable Analog Array). La conception de ce circuit se concentre sur l’équilibrage des charges nécessaire à l’innocuité des sytèmes. L’architecture obtenue permet une stimulation biphasique adaptative résultant en un faible courant équivalent de fuite (moins d’un nano Ampère). Afin d’aboutir à un stimulateur multi-application, un travail préliminaire de modélisation de l’impédance de l’électrode, l’élément de charge du circuit de stimulation, a été mené. Une méthode de mesure et d’identification d’un modèle non-linéaire est détaillée, basée sur une approche par multi-modèles et fractionnaire.L’approche multi-application est ensuite mise en oeuvre, basée sur un effet d’échelle pour le dimensionnement des stimulateurs. Cet effet d’échelle lie la géométrie de l’électrode, le nombre de canaux requis par application et les niveaux de courant mis en jeu : cet effet permet de proposer une architecture de circuit multi-application. Un circuit intégré démontrant la faisabilité d’un tel système a été conçu, fabriqué et testé avec succès. Un système de stimulation multi-application basé sur ce circuit a été conçu, permettant de nouvelles recherches sur les quatre contextes physiopathologiques présentés.Enfin, un critère de mérite dédié à la stimulation est proposé. Ce critère prend en compte l’efficacité énergétique et l’équilibrage des charges afin d’évaluer le degré d’optimisation d’un circuit ou d’un système. Un tel critère de mérite est un concept novateur qui devrait permettre une optimisation rationnelle des architectures de stimulation. / Electrical stimulation of neural tissues is a widely used technique for both neuroscience explorations and innovative medical devices. This work is a contribution to the design of electrical stimulation circuits and systems. Stimulators are part of the experimental setup in several multi-disciplinary projects conducted at IMS (groupElibio), presented in this document : STN-Oscillations(French ANR 08-MNPS-036), studyingDeep Brain Stimulationmecha-nisms (DBS), HYRENE(French ANR 2010-Blan-031601), aimed at developing a hybrid system couplingartificial and biological neural networks to restore locomotion after spinal cord lesion, BRAINBOW(European Project FP7-ICT-2011-C), working on designing a neuro-prosthesis capable of restoring lost communication between neuronal circuits, CENAVEX(French ANR and American NSH AN13-NEUIC-0001-01), proposing a noveldesign for a closed-loop system for respiration control. This thesis integrates the specificities of each context and considers global therapeuticapplication issues, with the aim of proposing an original, global approach to designing thearchitecture of a multi-application stimulator.First, in order to evaluate the constraints related to ourin vivoandin vitrocontexts, anembedded stimulator for chronic DBS experiments in rodents was developed and successfullyimplantedin vivo. This design was optimized for power management during long-term experi-ments. The stimulator characteristics were assessed with behavioural tests on a rat population.Then a second, specific stimulator was designed usingField Programmable Analog Arraysforaccurate charge balancing, as well as to fulfil strong constraints to ensure tissue integrity. Theproposed charge-sensing architecture produced adaptive biphasic stimulation with sub-nanoampere DC-equivalent current.With a view to a global approach to stimulator design, an accurate model of the electrodeimpedance was built, to represent the concrete load of a stimulator. A measurement protocolbased on biphasic current-controlled solicitations and a modelling procedure relying on anoriginal fractional multi-model are described.The first step in this multi-application design approach was to investigate an electrical sizingscale effect. This involves electrode geometry, the number of channels per application, and theimplied current levels. A proof-of-concept ASIC was designed and successfully tested. A boardfor adaptive stimulation was then able to be deployed in the ongoing research projects.Finally, a dedicated Figure of Merit is proposed for stimulation. This criterion takes energyefficiency and charge balancing into account to quantify the degree of optimization of a circuitor system. This Figure of Merit is a novel concept that facilitates rational optimization ofstimulation architectures.

Ce manuscrit résume neuf années de recherche passées au laboratoire TIMA dans les domaines de la conception circuits suivants : - Capteurs de vision CMOS à grande dynamique - Capteurs de vision CMOS à adaptation aux conditions lumineuses - Convertisseur analogique numérique asynchrone - Bibliothèques de cellules asynchrones - Etude des courants de fuite dans les circuits numériques - Etude de la compatibilité électromagnétique dans les circuits asynchrones (émission et immunité)

Ce mémoire de thèse s'intéresse aux problèmes posés par l'intégration dans les technologies silicium des synthétiseurs de fréquence dans la gamme 1-5 GHz. Il est montré que l'intégration des architectures classiques n'est pas envisageable car la consommation excessive et le bruit de phase obtenus sont incompatibles avec les spécifications des applications radiofréquences modernes. Dans ce mémoire, un oscillateur original capable de se verrouiller sur l'harmonique d'un signal d'entrée basse fréquence appelé Oscillateur Synchrone (OS) est présenté. Une étude théorique permettant de prévoir la plage de synchronisation de l'OS est proposée rendant ainsi possible une conception optimisée. D'autre part elle confirme les propriétés attendues des OS, en particulier la recopie du bruit de phase du signal de synchronisation, au facteur de multiplication près. Deux prototypes d'OS, intégrés dans une technologie BiCMOS 0,8 μm, sont décrits. Le premier oscille aux alentours de 2,4 GHz et est synchronisé par un signal de fréquence voisine de 400 MHz.. Sa plage de synchronisation de 12 MHz . Le deuxième prototype est une version optimisée, à partir de la théorie développée, oscillant aux alentours de 2 GHz. Il est synchronisé par un signal de fréquence voisine de 330 MHz. Sa plage de synchronisation est de 112 MHz environ permettant de couvrir la plage de réception ou d'émission de l'application UMTS2000. Ces deux prototypes confirment les avantages de l'OS dans une architecture de synthétiseur à boucle double par le report des contraintes de bruit de phase sur la boucle basse fréquence et par sa consommation bien moins élevée qu'une boucle à verrouillage de phase fonctionnant à la même fréquence. Un dernier prototype implanté dans la technologie CMOS 0,25 μm de STMicroelectronics est ensuite décrit. Cet OS oscille à 5,2 GHz et présente une plage de synchronisation de 160 MHz lorsqu'un signal à 900 MHz est appliqué sur son entrée (6ème sous harmonique).

Dans les années à venir, l'industrie de la microélectronique doit développer de nouvelles filières technologiques qui pourront devenir des successeurs ou des compléments de la technologie CMOS ultime. Parmi ces technologies émergentes relevant du domaine « Beyond CMOS », ce travail de recherche porte sur les transistors mono-électroniques (SET) dont le fonctionnement est basé sur la quantification de la charge électrique, le transport quantique et la répulsion Coulombienne. Les SETs doivent être étudiés à trois niveaux : composants, circuits et système. Ces nouveaux composants, utilisent à leur profit le phénomène dit de blocage de Coulomb permettant le transit des électrons de manière séquentielle, afin de contrôler très précisément le courant véhiculé. En effet, l'émergence du caractère granulaire de la charge électrique dans le transport des électrons par effet tunnel, permet d'envisager la réalisation de remplaçants potentiels des transistors ou de cellules mémoire à haute densité d'intégration, basse consommation. L'objectif principal de ce travail de thèse est d'explorer et d'évaluer le potentiel des transistors mono-électroniques double-grille métalliques (DG-SETs) pour les circuits logiques numériques. De ce fait, les travaux de recherches proposés sont divisés en trois parties : i) le développement des outils de simulation et tout particulièrement un modèle analytique de DG-SET ; ii) la conception de circuits numériques à base de DG-SETs dans une approche « cellules standards » ; et iii) l'exploration d'architectures logiques versatiles à base de DG-SETs en exploitant la double-grille du dispositif. Un modèle analytique pour les DG-SETs métalliques fonctionnant à température ambiante et au-delà est présenté. Ce modèle est basé sur des paramètres physiques et géométriques et implémenté en langage Verilog-A. Il est utilisable pour la conception de circuits analogiques ou numériques hybrides SET-CMOS. A l'aide de cet outil, nous avons conçu, simulé et évalué les performances de circuits logiques à base de DG-SETs afin de mettre en avant leur utilisation dans les futurs circuits ULSI. Une bibliothèque de cellules logiques, à base de DG-SETs, fonctionnant à haute température est présentée. Des résultats remarquables ont été atteints notamment en termes de consommation d'énergie. De plus, des architectures logiques telles que les blocs élémentaires pour le calcul (ALU, SRAM, etc.) ont été conçues entièrement à base de DG-SETs. La flexibilité offerte par la seconde grille du DG-SET a permis de concevoir une nouvelle famille de circuits logiques flexibles à base de portes de transmission. Une réduction du nombre de transistors par fonction et de consommation a été atteinte. Enfin, des analyses Monte-Carlo sont abordées afin de déterminer la robustesse des circuits logiques conçus à l'égard des dispersions technologiques.