The RISC-V platform is one of the leaders in the computer and embedded systems industry. With the increasing use of these systems, the demand for available peripherals for the implementations of this platform is growing. This thesis deals with the FU540-C000 processor from SiFive company, which is one of the implementations of the RISC-V architecture, and its basic peripherals. Based on the analysis, an UART circuit for asynchronous serial communication was selected from the peripherals of this processor. The aim of this master thesis is to design and implement the peripheral in one of the languages for the description of digital circuits, and then create a verification environment, through which the functionality of the implementation will be verified.

Este trabalho apresenta os principais aspectos da automação de projetos de sistemas digitais com a utilização de computadores, detendo-se particularmente no problema da simulação. Apresenta uma visão do problema geral da automação e suas diferentes alternativas de solução bem como, um relato sobre aspectos da implementação de simuladores. Introduz um novo algoritmo desenvolvido especificamente para atender às necessidades de simulação em nível de registros portas. Descreve a implementação de um simulador em nível de portas lógicas, constituído de rotinas escritas em linguagem Assembler e Fortran do sistema HP 2116B do Laboratório de Sistemas Digitais do Departamento de Engenharia de Eletricidade da Escola Politécnica da Universidade de São Paulo. Finalmente, apresenta as regras de sua utilização, exemplos e as conclusões mais significativas obtidas através de seu emprego em vários casos práticos. / This paper deals with some basic features of computer-aided automation of digital systems design, particularly with those related to the simulation problem. It presents a general view of this problem and different approaches for solving it and reports also on the main aspects of simulator implementation. A new algorithm, developed to meet our specific requirements of register-level and gate level simulation, is described, together with the implementation of a gate-level simulator. The latter consists of routines written in the Assembler and Fortran languages of the HP 2116B System and was developed at the Laboratório de Sistemas Digitais do Departamento de Engenharia de Eletricidade da Escola Politécnica da Universidade de São Paulo. The document also includes rules for the use of the simulator, examples and some relevant conclusions which resulted from the application of the simulator in actual cases.

Este trabalho tem como objetivo a especificação de um conjunto de módulos de circuito, capazes de executar as funções de multiplexação relativas Hierarquia Digital E1, do ITU-T. A fim de alcançar o objetivo proposto, são realizadas consultas as normas nacionais (Praticas Telebrás) e internacionais (ITU-T) e estudos bibliográficos acerca do projeto e implementação dos circuitos executores das funções de multiplexação E1. Após a fase inicial de especificação e projeto dos módulos de circuito, os mesmos foram submetidos a intensa rotina de simulações, a fim de validar as arquiteturas propostas. Os módulos de circuito projetados são apresentados e descritos. Os resultados das simulações desenvolvidas são mostrados e comentados. Os módulos poderão ser empregados na produção de um chip-set de circuitos integrados para implementação de equipamentos multiplexadores E1. / The aim of this work is the specification of a set of circuit modules, capable to perform the multiplexing functions related to the ITU-T's E1 Digital Hierarchy. In order to reach the proposed objective, the national (Telebris Practices) and international (ITU-7) standards are consulted, as well as bibliographical references for the design and implementation of E1 multiplexing functions performing circuits. After the initial step of specification and design of the circuit modules, they are submitted to an intensive simulation routine, in order to validate the proposed architectures. The designed circuit modules are presented and described. The simulation results are shown and discussed. These modules may be used in the production of an integrated circuits chip-set, for implementation of El multiplexing equipments.

Este trabalho tem dois propósitos principais. O primeiro compreende o estudo de um equipamento transceptor para viabilizar a transmissão digital de dados duplex a dois fins na malha telefônica comercial instalada. Um estudo inicial da linha de assinante e dos principais métodos de transmissão duplex e realizado. O método de cancelamento de eco e sugerido por conferir ao transceptor melhor desempenho. O transceptor tem a sua estrutura abordada e definida. Além do cancelador, todos os demais circuitos, julgados pelo autor como importantes, são analisados. Dentre os principais estão o codificador 2B1Q, os equalizadores adaptativos e a referencia adaptativa. O segundo propósito compreende o estudo de uma arquitetura capaz de implementar o cancelador do transceptor e sua especificação e simulação. Inicialmente, junto a proposta do equipamento, tipos de canceladores, formas de cancelamento e demais características relacionadas são abordadas. O algoritmo utilizado para a adaptação dos coeficientes e exposto, e, através de simulações, validado. Os problemas decorrentes do use de palavra finita em sistemas digitais sac. considerados. Os procedimentos da operação de cancelamento são especificados e as tarefas distribuídas. Após, finalizando este trabalho, propõe-se a parte operativa, composta por dois processadores, por um banco de registradores e por uma interface de entrada e saída. A arquitetura e descrita em linguagem HDC de descrição de hardware e apos simulada funcionalmente para validação das funções pretendidas. A parte de controle, parcialmente descrita também em HDC, tem algumas características comentadas . / This work has two main goals. The first one is the study of a transceiver equipment to allow two-wire duplex data digital transmission over the existing telephonic network. An initial study of the subscriber line and of the main duplex transmission methods is done. The echo cancellation method is suggested since higher performance transceiver may be obtained. The structure of the transceiver is considered and defined. Besides the echo canceller, all the others circuits deemed important by the author are analysed. The second goal comprehends the study of an architecture capable of implementing the transceiver echo canceller, and its specification and simulation. Initially, gearing to the equipment proposal, the type of cancellers, ways of cancelling and other related characteristics are approached. The algorithm used for the adaptation of coefficients is exposed and validated through simulations. The problems due to the use of finite word length in digital systems are considered. The cancelling operation procedures are specified and the different tasks are distributed. Finally, at the end of this work, the data path, composed of two processors, of a register bank and of an I/O interface, is proposed. The architecture is described in the HDC hardware description language, and later it is simulated for validation of the proposed functions. The control path, partially described in HDC also, has some of its characteristics addressed.

Este trabalho apresenta os principais aspectos da automação de projetos de sistemas digitais com a utilização de computadores, detendo-se particularmente no problema da simulação. Apresenta uma visão do problema geral da automação e suas diferentes alternativas de solução bem como, um relato sobre aspectos da implementação de simuladores. Introduz um novo algoritmo desenvolvido especificamente para atender às necessidades de simulação em nível de registros portas. Descreve a implementação de um simulador em nível de portas lógicas, constituído de rotinas escritas em linguagem Assembler e Fortran do sistema HP 2116B do Laboratório de Sistemas Digitais do Departamento de Engenharia de Eletricidade da Escola Politécnica da Universidade de São Paulo. Finalmente, apresenta as regras de sua utilização, exemplos e as conclusões mais significativas obtidas através de seu emprego em vários casos práticos. / This paper deals with some basic features of computer-aided automation of digital systems design, particularly with those related to the simulation problem. It presents a general view of this problem and different approaches for solving it and reports also on the main aspects of simulator implementation. A new algorithm, developed to meet our specific requirements of register-level and gate level simulation, is described, together with the implementation of a gate-level simulator. The latter consists of routines written in the Assembler and Fortran languages of the HP 2116B System and was developed at the Laboratório de Sistemas Digitais do Departamento de Engenharia de Eletricidade da Escola Politécnica da Universidade de São Paulo. The document also includes rules for the use of the simulator, examples and some relevant conclusions which resulted from the application of the simulator in actual cases.

Made available in DSpace on 2016-04-29T14:22:49Z (GMT). No. of bitstreams: 1 Laercio Anselmo Ferreira.pdf: 517177 bytes, checksum: 73750b55ab3b203fa454ef724727a76b (MD5) Previous issue date: 2010-10-21 / This dissertation treats of the mechanisms for the which the digital systems, as mediation instruments, interfere in the cognitive processes and of learning, with consequent impact in the social relations. As thinkers propose technology intelligence and information systems, such as Pierre Levy, John Searle, John Teixeira, Flusser, Richard Sennett. Michel Foucault and Gilles Deleuze, for example, such systems are changing the way of thinking, learning and acting people, also noting changes in power relations that arise in the discourse of a new society of control that is enabled by means of digital systems . One can speak thus a new force field, with features relevant to its contemporary, subtly incorporated into the techno-scientific discourse. In the understanding of cognitive processes and learning, we found in socio-historical theory, proposed by Lev Vygotsky, and the research of Jean Piaget, the assumptions that cast light on human development, culminating in language acquisition. Thanks to this acquisition that the individual reaches its apex with the ability to generalize and abstract. The analysis and interpretation of data, referencing the experiments of Alexander Luria, point to possible elements that connect the digital systems, as generators of signs, cognitive processes and learning, since the use of these systems implies an increased capacity for abstraction and use of syllogisms in a world so pressing encoded / A dissertação trata dos mecanismos pelos quais os sistemas digitais, como instrumentos de mediação, interferem nos processos cognitivos e de aprendizagem, com conseqüente impacto nas relações sociais. Como propõem pensadores das tecnologias da inteligência e dos sistemas de informação, tais como Pierre Lévy, John Searle, João Teixeira, Vilém Flusser, Richard Sennett. Michel Foucault e Gilles Deleuze, por exemplo, tais sistemas estão alterando o modo de pensar, aprender e agir das pessoas, fazendo notar também mudanças nas relações de poder que surgem no discurso de uma nova sociedade de controle que se efetiva por meio dos sistemas digitais. Pode-se falar, assim, num novo campo de forças, com características pertinentes à sua contemporaneidade, sutilmente incorporada ao discurso tecno-científico. No entendimento dos processos cognitivos e de aprendizagem, encontramos na teoria sócio-histórica, proposta por Lev Vygotsky, e nas pesquisas de Jean Piaget, as premissas que lançam luz ao desenvolvimento humano, culminando com aquisição da linguagem. É graças a esta aquisição que o indivíduo atinge seu ápice com a capacidade de generalizar e de abstrair. A análise e a interpretação dos dados, tendo como referencial os experimentos de Alexandre Luria, apontam para possíveis elementos que conectam os sistemas digitais, como geradores de signos, aos processos cognitivos e de aprendizagem, já que o uso destes sistemas implica numa crescente capacidade de abstração e uso de silogismos tão prementes num mundo codificado

This thesis provides a thorough analysis of the theoretical foundations and properties of the Spectral Warping Transform. The spectral warping transform is defined as a time-domain-to-time-domain digital signal processing transform that shifts the frequency components of a signal along the frequency axis. The z -transform coefficients of a warped signal correspond to z -domain ‘samples’ of the original signal that are unevenly spaced along the unit circle (equivalently, frequency-domain coefficients of the warped signal correspond to frequency-domain samples of the original signal that are unevenly spaced along the frequency axis). The location of these unevenly spaced frequency-domain samples is determined by a z -domain mapping function. This function may be arbitrary, except that it must map the unit circle to the unit circle. It is shown that, in addition to the frequency location, the bandwidth, duration and amplitude of each frequency component of a signal are affected by spectral warping. Specifically, frequency components within bands that are expanded in frequency have shortened durations and larger amplitudes (conversely, components in compressed frequency bands become longer with smaller amplitudes). A property related to the expansion and compression of the duration of frequency components is that if a signal is time delayed (its digital sequence is prepended with zeroes) then each of the frequency components will have a different delay after warping. This time-domain separation phenomenon is useful for separating in time the frequency components of a signal. Such separation is employed in the generation of spectrally flat chirp signals. Because spectral warping will generally expand the duration of some frequency components within a signal, the transform must produce more output samples than there are (non-zero) input samples in order to avoid time-domain aliasing. A discussion of the necessary output signal length is presented. Particular attention is given to spectral warping using all-pass mapping function, which can be realised as a cascade of all-pass filters. There exists an efficient hardware implementation for this all-pass SW realisation [1, 2]. A proof-of-concept application-specific integrated circuit that performs the core operations required by this algorithm was developed. Another focus of the presented research is spectral warping using a piecewise- linear mapping function. This type of spectral warping has the advantage that the changes in frequency, duration and amplitude between the non-warped and warped signals are constant factors over fixed frequency bands. A matrix formulation of the spectral warping transformation is developed. It presents the spectral warping transform as a single matrix multiplication. The transform matrix is the product of the three matrices that represent three conceptual steps. The first step is to apply a discrete Fourier transform to the time-domain signal, providing the frequency-domain representation. Step two is an interpolation to produce the signal content at the desired new frequency samples. This interpolation effectively provides the frequency warping. The final step is an inverse DFT to transform the signal back into the time domain. A special case of the spectral warping transform matrix has the same result as a linear (finite-impulse-response) filter, showing that spectral warping is a generalisation of linear filtering. The conditions for the invertibility of the spectral warping transformation are derived. Several possible realisation of the SW transform are discussed. These include two realisation using parallel finite-impulse-response filter banks and a realisation that uses a cascade of infinite-impulse-response filters. Finally, examples of applications for the spectral warping transform are given. These include: non-uniform spectral analysis (and signal generation), approximate spectral analysis in the time domain, and filter design. This thesis concludes that the SW transform is a useful tool for the manipulation of the frequency content of digital signals, and is particularly useful when the frequency content of a signal (or the frequency response of a system) over a limited band is of interest. It is also claimed that the SW transform may have valuable applications for embedded mixed-signal testing.

This thesis presents methods for developing FPGA-based test solutions that solve the challenges of evaluating source-synchronous and protocol-laden systems and devices at multi-gigabit per second signaling rates. These interfaces are becoming more prevalent in emerging designs and are difficult to test using traditional automated test equipment (ATE) and test instrumentation which were designed for testing designs utilizing synchronous and deterministic signaling. The main motivation of this research was to develop solutions that address these challenges. The methods shown in this thesis are used to design a test architecture consisting of custom hardware components, reprogrammable digital logic for hardware integration, and a software interface for external data transport and configuration. The hardware components consist of a multi-GHz field programmable gate array (FPGA) based interface board providing processing, control, and data capabilities to the system and enhanced by one or more application modules which can be tailored for specific test functionality compatible with source-synchronous and protocol interfaces. Software controls from a host computer provide high and low level access to the internal tester data and configuration memory space. The architecture described in this thesis is demonstrated through a specific test solution for a high-speed optical packet switched network called the Data Vortex. Reprogrammable firmware and software controls allow for a high degree of adaptability and application options. The modularized implementation of the hardware elements introduces additional adaptability and future upgradability, capable of incorporating new materials and design techniques for the test platform and application modules.

Este trabalho tem como objetivo principal apresentar o estudo comparativo de diversas arquiteturas para a implementação de partes de controle de sistemas digitais, propondo um método de concepção orientado para a etapa de síntese no domínio estrutural. E apresentada uma descrição geral dos sistemas digitais que aborda os seguintes aspectos: a classificação, as formas de implementação, as metodologias de projeto e o use de níveis de interpretação. As arquiteturas de controladores são desenvolvidas através de diversos componentes combinacionais, associados a elementos de memorização, que permitem a realização de maquinas de estados finitos. 0 conhecimento das características destes componentes digitais, bem como das ferramentas que os geram de forma automática, pode levar a escolha da arquitetura de controle que melhor se adéqua a implementação do circuito integrado. A divisão de um circuito em unidade controladora e unidade operativa é uma decisão do projetista. Esta escolha pode ser orientada de acordo com certos parâmetros, geralmente ligados a complexidade dos sistemas. A classificação quanto a complexidade, tamanho da palavra de instrução, número de comandos que irão atuar na parte operativa, entre outros parâmetros, permite agrupar os algoritmos em conjuntos. Os algoritmos pertencentes a um determinado conjunto, utilizando a mesma arquitetura para a implementação da unidade de controle, apresentarão resultados semelhantes em termos de área, desempenho elétrico, flexibilidade, etc., se forem implementados pelo mesmo sistema de PAC. De forma que torna-se possível selecionar arquiteturas que se adequem melhor para realizar os circuitos que apresentam características comuns. Diversas propostas de arquiteturas para a implementação de unidades de controle são apresentadas, citando os pontos positivos e negativos de cada implementação. Dois circuitos digitais, no caso microprocessadores, são utilizados, como exemplo, para ilustrar a realização destas arquiteturas. A comparação entre as arquiteturas deve ser efetuada através de ferramentas que permitam avaliar os métodos de implementação e, também, verificar a correção dos circuitos implementados. Para os exemplos utilizou-se SHC (Simulador para HDC) com esta finalidade. O SHC é um simulador que tem como entrada uma linguagem de descrição de hardware HDC, e que permite a simulação de diversas arquiteturas, a partir de descrições tão próximas da implementação física dos circuitos quanto necessário (dentro dos níveis de descrição permitidos pela linguagem HDC). / The main subject of this work is the comparative study of several architectures for control unit implementation. Meanwhile a structural domain synthesis strategy is proposed. A general description of digital systems is presented, which focuses the followings aspects: classification, implementation, design methodologies and the use of interpretation levels. Controllers' architectures are developed with several combinatorial components, associated to memory elements, which realize a finite state machine. The knowledge of digital circuits characteristics, as well as the automatic generation tools available, can help to choose the best control architecture iJ use in integrated circuits implementation. Control unit and execution unit circuits division is a designer's decision. This choice can be oriented according to some parameters, usually related to systems' complexity. Algorithms can be classified by their complexity, length of instruction word, number of commands that will act in the execution unit and other parameters. This classification allows to group algorithms in sets. When some implementation of control unit architecture is selected, any algorithm of a given set will present similar results in terms of area, performance, flexibility and so on. Then it becomes possible to select architectures that are more suited to implement circuits showing common characteristics. Several architectures for control unit implementation are presented, demonstrating advantages and drawbacks of each one. Two digital circuits are used (in this case microprocessors) as examples, illustrating these architectures implementation. The comparison between architectures has to be done with tools that allow the evaluation of each implementation method and circuit verification. Each example was simulated by SHC (HDC Simulator). SHC is a simulator which has, as an input, the HDC hardware description language. This simulator allows architecture simulation by descriptions as close to physical circuit implementation as needed (inside the available HDC description levels).

O uso de ferramentas de simulação para validar projetos de sistemas digitais é uma prática comum, devido às vantagens que estas trazem ao desenvolvimento destes sistemas, tais como: custo, segurança, velocidade e acuracidade. Porém, a simulação seqüencial de alguns sistemas pode levar várias horas ou até mesmo dias, fazendo desta maneira surgir a necessidade de técnicas para acelerar tal procedimento. Uma solução encontrada para aumentar a velocidade de simulação pode estar no uso de técnicas de sistemas distribuídos, já que muitas vezes o próprio sistema real tem embutido em si um certo paralelismo, o que facilita os procedimentos de distribuição. Ao se tratar da simulação de sistemas distribuídos logo surge um dos grandes problemas inerentes a estes, o controle global do tempo, fazendo com que a sincronização entre os processos seja bastante complicada. Neste trabalho são estudados dois paradigmas de sincronização, o otimista e o conservativo. Tendo como base estes paradigmas, formularam-se duas técnicas para solucionar o problema de sincronização, no contexto da simulação multinível de sistemas digitais. Nos estudos realizados, utilizou-se como plataforma a API WinSock para Windows a fim de proporcionar a comunicação entre processos. Ao final é feita uma análise comparativa das versões desenvolvidas, as quais fizeram uso das técnicas de sincronização acima mencionadas. / The use of simulation tools to validate the design of digital systems is a common practice, due to the benefits these tools bring to the development of those systems: cost, security, velocity, and accuracy. However, the sequential simulation of some systems may take hours or even days, thus creating the need of techniques for speeding up this procedure. A solution for increasing the simulation speed may be the use of techniques based on distributed systems, since very often the real system has an implicit parallelism, which makes easier the aplication of distribution procedures. When dealing with the simulation of distributed systems, one of the big problems that arise is the global control of simulation time, which makes the synchronization among processes very complex. In this work two synchronization paradigms are studied: the optimist and the conservative ones. Based on these paradigms, two techniques for solving the problem of synchronization in the context of multi-level simulation of digital systems have been developed. In these studies, the API WinSock for Windows has been used for supporting the communication between processes. A comparative analysis of the versions we developed, that use the above mentioned synchronization techniques, is also presented.