La elaboración del plan estratégico 2016-2018 tiene como objetivo determinar estrategias que permitan aprovechar las oportunidades del mercado y que mantengan el liderazgo que la compañía Apple Inc. tiene en la industria. Esto se logrará a través del incremento en ventas de los productos ya existentes, con funcionalidades mejoradas; así como con el lanzamiento de un nuevo producto que revolucione el mercado.

Esta tesis presenta un algoritmo de bajo consumo para detectar la ubicación la localización de una fuente sonora y su implementación en dos circuitos integrados (CI) en tecnologías CMOS estándar de 0,5μm y 0,35μm. El algoritmo utiliza un lazo de realimentación para estimar el retardo exis-tente entre dos señales provenientes de un par de micrófo-nos. Gracias a este enfoque se disminuye la carga computa-cional y por lo tanto se reduce el consumo de potencia en los circuitos que lo implementen. Es capaz de medir adelantos o retrasos entre señales con una resolución de 8 bits (7 bits con signo) y una precisión de bit. Para la realización cir-cuital de este algoritmo se utilizaron técnicas de diseño de bajo consumo que se basan en el manejo adecuado de la actividad del reloj y en la aplicación de registros dinámicos como unidades de memoria. En el diseño de las máscaras se tuvieron en cuenta detalles referidos a la distribución de seña-les a fin de lograr una utilización eficiente del área de silicio. También en esta tesis se presentan resultados experimentales de ensayos desarrollados sobre tres CI. A través de estos re-sultados, obtenidos en laboratorio y en campo, se verificó el correcto funcionamiento de los mismos y se obtuvo el mejor desempeño (consumo y rango de medida) reportado hasta la fecha, en lo que se refiere a CI orientados a la localización de fuentes sonoras. Se diseñaron, construyeron y verificaron unidades que alojan los CI mencionados y son capaces de realizar la ubicación de fuentes sonoras. Sobre los resultados de experiencias de campo se aplicaron métodos de análisis estadístico para estudiar los efectos de las variaciones en el diseño de estas unidades. / This thesis presents a new algorithm for acoustic source localization that performs its action in a low power consu-mption mode. The thesis also presents two circuital imple men-tations of it, showing two integrated circuits (IC) implemented in 0,5μm and 0,35μm CMOS standard process. The algorithm uses a closed loop approach to estimate the existing delay between two signals incoming from a pair of microphones. Thanks to this focus, the computational complexity can be reduced and therefore the power consumption of the circuit can also be reduced. The features of the IC are that it can measure positive and negatives delays with a resolution of 8 bits (7 bits plus a bit sign) and a precision of bit all over the measurement range. For the circuital realization of this algorithm low power consumption design techniques were used; basically an adequate management of the clock activity and the used of dynamic registers as a memory cells. A care-fully mask design was made in order to achieve an efficient utilization of the silicon area. Also in this thesis experimental results from three IC test are shown, being all of them desig-ned to perform time delay measurement. Through these re-sults obtained in a laboratory and in the field, a functional ve-rification was made showing a correct operation of the IC‟s. The best performance in power consumption and measure-ment range was reported for the adaptive closed loop approach. These results were compared to similar task IC‟s (acoustic source localization). A surveillance unit that works with the mentioned IC‟s was designed, built and tested, and it was able to localize acoustic sources. Field experiences were made and results from them where used into a statis-tical analysis way to study the performance changes effects based on the variation of design parameters. From the result of the analysis a new system was obtained that presents betters characteristics and functionalities that the previous one.

En este trabajo se estudiará el desarrollo de circuitos integrados en la mayoría de los casos específicos para una aplicación médica implantable, tecnología CMOS de 0.6μm estándar y HV sobre waffer de SOI. El trabajo contiene algunas contribuciones originales obtenidas del trabajo con circuitos para estimuladores cardíacos y sensores. En primer lugar, se presentará la técnica de degeneración de bulk para el incremento del rango lineal de OTAs, sobre la que existe muy poco trabajo previo. Mediante esta técnica se demostrará que se puede alcanzar menores voltajes de alimentación y menor distorsión en comparación con otros trabajos previos publicados. Se implementó y midió un OTA que combina técnicas de degeneración tanto de bulk como de source alcanzando un rango lineal por encima de 1V con una fuente de alimentación que varía desde los 1.8V hasta los 5.5V. Este es el primer estudio sobre degeneración de bulk que incluye medidas, y su aplicación en sistemas de bajo consumo y/o aplicaciones médicas. Como aplicación se implementó un circuito de adaptación para la señal proveniente de un acelerómetro piezoeléctrico para un sistema de tipo marcapaso adaptativo, utilizando filtros Gm-C. Seguidamente, se presentará el desarrollo de adaptadores de nivel ciegos con un amplio rango de voltajes de entrada (desde 1.8V a 5.5V) y salida (desde 0 a 18V e incluso voltajes negativos), orientados a dispositivos médicos implantables. Se establece una arquitectura modificada y metodología de diseño que garantice la operación robusta de los adaptadores de nivel, para todo punto de operación y variaciones del proceso de fabricación. Como ejemplo de aplicación de los adaptadores de nivel, se presenta un multiplicador de voltaje programable del tipo bomba de carga multicanal, capaz de alcanzar hasta 16V. Se verificó la correspondencia de las simulaciones con las mediciones en un amplio rango de la tensión de entradas (1.6V hasta 5.5V). Se realizaron medidas de la eficiencia emulando una configuración tipo marcapasos para 4 estímulos por segundo en un solo canal, mostrando una eficiencia de carga del 95%, y cerca de un 90% de eficiencia en potencia. Finalmente se presentarán algunos bloques del circuito que implementan el concepto de seguridad al estar en contacto directo con tejido biológico, a la hora de estimular. Se describe sistemas de control para estimulación segura de tejido tanto en tensión como en corriente, e incluso un adaptador de nivel modificado (seguro). / In this work, the study and development of integrated circuits for the specific case of implantable medical applications, in a 0.6mm HV CMOS technology on SOI wafer, is presented. The work contains innovative results obtained from working with circuits for cardiac and other stimulators, and sensors. First, the technique of bulk degeneration will be presented for the increase of the linear range of OTAs, on which there is shortness of previous work. By means of this technique, it will be shown that lower supply voltages and less distortion can be achieved in comparison with previous published OTAs. An OTA that combines both bulk and source degeneration techniques was implemented and measured, reaching a linear range above 1V with a power supply that varies from 1.8V to 5.5V. This is the first study on bulk linearization which includes measurements, or its application in low consumption and/or medical circuits. As an application example, an amplifier and signal processing circuit was developed for a piezoelectric accelerometer aimed at physical activity estimation in a rate adaptive pacemaker, using Gm-C filters. Secondly, the development of blind level shifters with a wide range of input voltages (from 1.8V to 5.5V) and output (from 0 to 18V and even negative voltages), aimed at implantable medical devices, will be presented. A modified architecture is proposed and a design methodology that guarantees the robust operation of the level shifters, for any point of operation and variations on the fabrication process. As an application example, a programmable multichannel voltage multiplier charge pump types presented, capable of reaching up to 16V. Correspondence of the simulations with the measurements over a wide range of input voltage (1.6V up to 5.5V) was checked. Efficiency measurements were performed by emulating a pacemaker-like configuration for 4 stimuli per second in a single channel, showing 95% load efficiency, and about 90% power efficiency. Finally, some circuit blocks that implement the concept of safety by being in direct contact with biological tissue, when it comes to stimulating are present. Control systems are described for safe stimulation of tissue in both voltage and current, and even a modified (safe) level shifter.

En esta tesis se estudia el acondicionamiento de la tensión de salida de un sistema de micro cogeneración basado en celdas de combustible. Se emplea un convertidor de tensión cc-cc, que permite acondicionar la tensión de salida del sistema de batería de celdas de combustible modelo Nexa 1200 que posee la Facultad Regional Bahía Blanca de la UTN. El convertidor es de tipo elevador, pero a la entrada, el clásico filtro L, ha sido reemplazado por un filtro LCL, de este modo se espera que la topología presente un valor de rizado prefijado, con componentes de menor volumen. La estrategia de control elegida se basa en la técnica de control por modo deslizante. Además, se utilizan observadores de estados para evitar medir todas las variables involucradas y para estimar la carga variable. Mediante simulaciones y procedimientos experimentales se verifica el correcto desempeño del convertidor. / In this thesis, the conditioning of the output voltage of a micro cogeneration system based on fuel cells is studied. A dc-dc voltage converter is used, which allows conditioning the output voltage of the Nexa 1200 model fuel cell battery system owned by the UTN - Facultad Regional Bahía Blanca. The converter is a step-up converter, but at the input, the classic L filter has been replaced by an LCL filter, in this way it is expected that the topology will present a predetermined ripple value, with components of lower volume. The chosen controlstrategy is based on the sliding mode control technique. In addition, virtual sensors are used to avoid measuring all the variables involved and to estimate the variable load. Through simulations and experimental procedures, the correct performance of the converter is verified.

El fenómeno de cambios que ha conllevado la inserción de las Tecnologías de Información y Comunicación (TIC) en la sociedad ha generado una transición hacia lo que se conoce como Sociedad de la Información, pero estos procesos no se dan de manera aislada sino en un plano global, es decir las incidencias de los fenómenos que ocurren en un lugar determinado pueden afectar a todo el resto del mundo. Los procesos de cambio se están volviendo universales de modo que cualquier tipo de desarrollo sea en el plano social como en el político y normativo tiene que estar enmarcado en los procesos globales pues de lo contrario se generaría un aislamiento que podría conllevar al rezago. La Sociedad de la Información ha producido una serie de transformaciones tanto el sector privado como sector el público, cambios a los que nuestro país no es ajeno. Sin embargo, es en el sector público, donde la introducción de las TIC han venido desarrollando lo que hoy conocemos como Gobierno Electrónico, es decir el uso de las TIC en el Estado para generar la eficiencia, eficacia, la transparencia en los procesos de gestión gubernamental y proveer un mejor y más equitativo acceso a servicios para los ciudadanos.

No description available.

La conexión de paneles solares fotovoltaicos a la red eléctrica puede llevarse a cabo mediante el empleo de inversores de potencia tipo VSI (Voltage Source Inverter). Los inversores pueden ser controlados en un marco de referencia estacionario (StRF, Stationary Reference Frame) mediante reguladores resonantes (PR) sintonizados tanto a la frecuencia de la red como a determinados armónicos habituales de la misma, de manera que permitan obtener un factor de potencia próximo a la unidad con una tasa de distorsión armónica (THD) en corriente dentro de los límites establecidos en las normativas de conexión a red. Para ello, es habitual estimar la fase de la red eléctrica mediante el empleo de un PLL en un marco de referencia síncrono (SRF-PLL, Synchronous Reference Frame-Phase Locked Loop). En la presente tesis se ha realizado un estudio sobre el efecto que las perturbaciones en la red eléctrica trifásica tienen sobre el SRF-PLL y los reguladores PR, y su repercusión en el deterioro del factor de potencia y en el THD en corriente del inversor, demostrando que dicho deterioro no permite, en determinados supuestos, cumplir las normativas anteriormente citadas, sobre todo si existe variación en la frecuencia de la red eléctrica de acuerdo a la tolerancia definida en distintas normativas, o bien cuando el inversor se encuentra conectado a redes de generación distribuida en situación de isla. Teniendo en cuenta que las perturbaciones más habituales son desequilibrio y distorsión armónica, para mejorar el rechazo de las mismas pueden emplearse diversas técnicas de filtrado convencional para el diseño de los reguladores PR y del SRF-PLL. No obstante, dichas técnicas se muestran poco eficientes cuando existe variación en la frecuencia de la red eléctrica. En la presente tesis se ha propuesto el empleo de técnicas de filtrado adaptativo, capaces de adaptar sus coeficientes de manera automática en función de la variación de la frecuencia de la red eléctrica. / González Espín, FJ. (2010). Técnicas de filtrado adaptativo aplicadas al rechazo selectivo de perturbaciones en inversores fotovoltaicos trifásicos [Tesis doctoral no publicada]. Universitat Politècnica de València. https://doi.org/10.4995/Thesis/10251/10082 / Palancia

El presente trabajo de investigación tiene como propósito evaluar el impacto en la gestión contable que tiene la implementación del sistema de Facturación Electrónica, a partir de su aplicación y evaluación en las micro y pequeñas empresas del distrito de La Victoria en los años 2018 y 2019. El desarrollo de esta investigación está constituido por cinco capítulos. El primer capítulo, es el marco teórico, en donde se definen las bases teóricas de la facturación electrónica y la gestión contable para un mejor entendimiento, adicionalmente se exhibe la situación del sector comercio en Lima Metropolitana. El segundo capítulo, es nombrado el plan de investigación, aquí se plantea el problema principal, los objetivos e hipótesis principales y específicas. Luego en el tercer capítulo llamado metodología de la investigación, se consiguió obtener opiniones relevantes de expertos/gurús en el tema, tanto sobre la facturación electrónica como de la gestión contable; y también opiniones de algunos participantes que trabajan o cuentan con experiencia en el sector comercio, por medio de entrevistas y encuestas realizadas a profundidad. Así pues, en el cuarto capítulo, denominado desarrollo de la investigación, se obtienen los resultados de las entrevistas y encuestas realizadas. Finalmente, en el quinto capítulo, se procede a realizar el análisis de los resultados, validar las hipótesis y conocer el impacto de las variables, teniendo como cierre las conclusiones y recomendaciones que contribuirán a este tipo de empresas del sector comercio, con la finalidad de que reconozcan como puede mejorar su gestión contable a partir de esta implementación. / The following research aims to evaluate the impact that the implementation of the Electronic Invoicing system has on accounting management based on its application and evaluation in the micro and small businesses in La Victoria district in the years 2018 and 2019. The development of this research is divided into five chapters. The first chapter consists of the theoretical framework in which the theoretical bases of electronic invoicing and accounting management are defined for a better understanding. Additionally, the situation of the commerce sector in Metropolitan Lima is addressed. The second chapter, titled the research plan, addresses the main problem, the objectives and the main and specific hypotheses. Then, in the third chapter, titled research methodology, the authors gathered relevant opinions from experts / gurus on the subject, both regarding electronic invoicing and accounting management; and also, the opinions of some participants who work or have experience in the trade sector, through interviews and in-depth surveys. Afterwards, in the fourth chapter, titled research development, the results of the interviews and surveys are presented. Finally, in the fifth chapter, the authors proceed to analyze the results, validate the hypotheses and identify the impact of the variables, ending with conclusions and recommendations for this type of business sector in order to identify ways to improve their accounting management with the implementation of this new system. / Tesis

La comunicación satelital implica la transmisión de datos a grandes distancias, además de la exposición a la radiación y fenómenos climáticos. Por ello, es necesaria la implementación de códigos que permitan no solo la detección sino también la corrección de estos errores. De acuerdo con el Comité Consultivo para Sistemas de Datos Espaciales (CCSDS por sus siglas en inglés) y la Cooperación Europea para Estandarización Espacial (ECSS por sus siglas en inglés) se recomienda el código BCH (63, 56), el cual tiene la capacidad de corregir 1 bit y detectar 2 en los 63 bits de la palabra de entrada. El diseño de un decodificador BCH (63, 56) se basa en una máquina de estados algorítmica con datapath (ASM-D) en el cual los estados ejecutan los bloques de cálculo de síndrome, localización y corrección del error (búsqueda de Chien). Por otro lado, el decodificador tiene la capacidad de reconocer cuando la palabra de entrada posee más de 2 bits errados; y por tanto, no es posible su decodificación. El primer bloque es el encargado de obtener el síndrome y, a su vez, el peso de Hamming del mismo, lo cua les relevante para conocer si la palabra contiene o no errores y la posición de estos. En el presente trabajo se realizó el diseño del decodificador BCH (63, 56) por medio del software Matlab y el lenguaje de descripción de hardware Verilog HDL, obteniéndose la corrección de 1 bit errado y la detección de 2 bits errados. Esto se implementó en 9 estados de una ASM-D con la cual se obtuvo una frecuencia de operación máxima de 160. 54M Hz y 360 elementos lógicos, es decir, una utilización menor al 1% de los elementos lógicos totales. Finalmente para la simulación se generó un Testbenchen Verilog HDL, donde se colocaron distintas palabras de entradas para verificar el correcto funcionamiento del decodificador.

El presente trabajo de investigación desarrolla el diseño de un lazo de realimentación Servo DC (DSL), el cual buscará ser acoplado a un amplificador capacitivo de instrumentación Chopper para su uso en dispositivos wearables; por ello se limita el voltaje de alimentación a un valor de 1V. La señal principal a analizar será la de electrocardiografía (ECG), obtenida por medio de electrodos presentes en el dispositivo; sin embargo, debido a estos receptores se introduce una señal no deseada denominada como: el offset DC del electrodo (EDO). El DSL fue desarrollado como un circuito integrado, el cual funciona como integrador, filtrando la señal que se desea atenuar, de tal forma que esta realimentación interactúe con la señal de ECG, reduciendo el EDO que presenta antes de entrar a la etapa de amplificación. Por ello, se realiza el diseño del bloque integrador en una topología “fully differential” compuesto por 3 componentes principales: el transconductor (GM), el Amplificador Operacional (GM_DSL) y los capacitores del integrador (CINT). Este será desarrollado en la tecnología TSMC 180 nm; con el uso del software “Virtuoso Squematic Suite” y “Analog Design Enviroment XL” de Cadence. Las simulaciones utilizadas para este trabajo fueron: la transitoria, DC, AC y corner PVT. Dentro de los resultados obtenidos se obtuvo un GM de 390.21 pS, un GM_DSL con ganancia DC 88.8 dB y se seleccionaron capacitores CINT de 125 pF; estableciendo de esta forma una primera frecuencia de corte del circuito general alrededor de 0.5 Hz. Dicho valor es el adecuado, puesto que a magnitudes mayores que esta, comienza la señal de biopotencial ECG.