Lors de la réalimentation des auxiliaires d’une tranche nucléaire, l’étape la plus à risque est la remise sous tension brusque du transformateur à cause des surtensions. Dans un soucis perpétuel d’amélioration de la modélisation de ces transitoires, les modèles et techniques doivent évoluer. Le but de ces travaux de thèse est de proposer de nouvelles méthodologies permettant d’évaluer les paramètres mal connus de la modélisation. Lors des mises sous tension des lignes électriques, une méthodologie s’appuyant sur l’identification (optimisation ou techniques issues du traitement du signal) permet de déterminer les paramètres variables de la modélisation. Cependant, un des paramètres influents pour les surtensions est le flux rémanent. Face aux problèmes actuels rencontrés pour l’estimer (méthode non directe, dérive, …), une nouvelle méthode basée sur la mesure des flux de fuites du circuit magnétique est proposée. Des mesures réelles utilisant des capteurs de technologie « fluxgate » sont réalisées et permettent d’estimer le flux rémanent. / During the re-energization of the auxiliaries of a nuclear power plant, the more dangerous step is the re-energization of the power transformer, because of the temporary overvoltages. In order to improve the transient modeling, models and techniques may be improved. The purpose of this thesis is to suggest new methodologies to identify the uncertain parameters of the model. When the line re-energization occurs, an identification methodology (optimization or methods using signal processing) allows determining the model variable parameters. However, one of the most important parameters in the overvoltages is the residual flux. Given the actual problems found on estimation strategies (no direct method, derivation,…), a new method established for the leakage flux measurement of the magnetic circuit is proposed. Real measurements using « fluxgate » technology sensors were realized, permitting to estimate the residual flux.

(ULSI) causes an increase of the resistance of the wiring system by increased scattering of electrons at side walls and grain boundaries in the state of the art Cu technology, which increases the RC delay of the interconnect system and thus degrades the performance of the device. The outstanding properties of carbon nanotubes (CNT) such as a large mean free path, a high thermal conductance and a large resistance against electromigration make them an ideal candidate to replace Cu in future feature nodes. The present thesis contributes to the preparation and properties of CNT based vertical interconnections (vias). In addition, all processes applied during the fabrication are compatible to ULSI and an interface between CNT based vias and a Cu metallization is studied. The methodology for the evaluation of CNT based vias is improved; it is highlighted that by measuring the resistance of one multiwall CNT and taking into account the CNT density, the performance of the CNT based vias can be predicted accurately. This provides the means for a systematic evaluation of different integration procedures and materials. The lowest contact resistance is obtained for carbide forming metals, as long as oxidation during the integration is avoided. Even though metal-nitrides exhibit an enhanced contact resistance, they are recommended to be used at the bottom metallization in order to minimize the oxidation of the metal-CNT contact during subsequent processing steps. Overall a ranking for the materials from the lowest to the highest contact resistance is obtained: Ta < Ti < TaN < TiN « TiO2 « Ta2O5 Furthermore the impact of post CNT growth procedures as chemical mechanical planarization, HF treatment and annealing procedures after the CNT based via fabrication are evaluated. The conductance of the incorporated CNTs and the applicable electrical transport regime relative to the CNT quality and the CNT length is discussed. In addition, a strong correlation between the temperature coefficient of resistance and the initial resistance of the CNT based vias at room temperature has been observed. / Die kontinuierliche Miniaturisierung der charakteristischen Abmessungen in hochintegrierten Schaltungen (ULSI) verursacht einen Anstieg des Widerstandes im Zuleitungssystem aufgrund der erhöhten Streuung von Elektronen an Seitenwänden und Korngrenzen in der Cu-Technologie, wodurch die Verzögerungszeit des Zuleitungssystems ansteigt. Die herausragenden Eigenschaften von Kohlenstoffnanoröhren (CNT), wie eine große mittlere freie Weglänge, hohe thermische Leitfähigkeit und eine starke Resistenz gegenüber Elektromigration machen diese zu einem idealen Kandidaten, um Cu in zukünftigen Technologiegenerationen zu ersetzen. Die vorliegende Arbeit beschreibt die Herstellung und daraus resultierenden Eigenschaften von Zwischenebenenkontakten (Vias) basierend auf CNTs. Alle verwendeten Prozessierungsschritte sind kompatibel mit der Herstellung von hochintegrierten Schaltkreisen und eine Schnittstelle zwischen den CNT Vias und einer Cu-Metallisierung ist vorhanden. Insbesondere das Verfahren zur Evaluierung von CNT Vias wurde durch den Einsatz verschiedener Methoden verbessert. Insbesondere soll hervorgehoben werden, dass durch die Messung des Widerstandes eines einzelnen CNTs, bei bekannter CNT Dichte, der Via Widerstand sehr genau vorausgesagt werden kann. Dies ermöglicht eine systematische Untersuchung des Einflusses der verschiedenen Prozessschritte und der darin verwendeten Materialien auf den Via Widerstand. Der niedrigste Kontaktwiderstand wird für Karbidformierende Metalle erreicht, solange Oxidationsprozesse ausgeschlossen werden können. Obwohl Metallnitride einen höheren Kontaktwiderstand aufweisen, sind diese für die Unterseitenmetallisierung zu empfehlen, da dadurch die Oxidation der leitfähigen Schicht minimiert wird. Insgesamt kann eine Reihenfolge beginnend mit dem niedrigsten zum höchsten Kontaktwiderstand aufgestellt werden: Ta < Ti < TaN < TiN « TiO2 « Ta2O5 Desweiteren wurde der Einfluss von Verfahren nach dem CNTWachstum wie die chemischmechanische Planarisierung, eine HF Behandlung und einer Temperaturbehandlung evaluiert, sowie deren Einfluss auf die elektrischen Parameter des Vias untersucht. Die Leitfähigkeit der integrierten CNTs und die daraus resultierenden elektrischen Transporteigenschaften in Abhängigkeit der CNT Qualität und Länge werden besprochen. Ebenso wird die starke Korrelation zwischen dem Temperaturkoeffizienten des elektrischen Widerstandes und des Ausgangswiderstandes der CNT basierten Vias bei Raumtemperatur diskutiert.

Die vorliegende Arbeit beschäftigt sich mit der elektrischen Charakterisierung 10 nm dünner Schichten bestehend aus amorphen Ga-Nanoclustern eingebettet in Ga-dotiertes polykristallines Si. Die Herstellung der Schichten geschieht via Ionen-Implantation in Si-Wafer samt anschließender thermischer Ausheilung. Elektrische Transportmessungen in Magnetfeldern von bis zu 50 T zeigen, dass die Schichten durch Variation der Ausheilparameter zwei strukturelle Supraleiter-Isolator-Übergänge durchlaufen. TEM-gestützte Strukturanalysen decken auf, dass den Übergängen eine Gefügetransformation zugrunde liegt, die das Wechselspiel zwischen supraleitender Cluster-Kopplung und kapazitiver Ladungsenergie sowie dem Ausmaß von thermischen und Quantenfluktuationen beeinflusst. Im supraleitenden Regime (Tc = 7 K) wird ein doppelt reentrantes Phänomen beobachtet, bei dem Magnetfelder von mehreren Tesla in anisotroper Form die Supraleitung begünstigen. Eine qualitative Erklärung gelingt via selbstentwickeltem theoretischen Modell basierend auf Phaseslip-Ereignissen für Josephson-Kontakt-Netzwerke. Für Anwendungen im Bereich der Sensor-Technologie und Quanten-Logik werden die Schichten erfolgreich via Fotolithographie und FIB (focused ion beam) mikro- und nanostrukturiert. Dadurch gelingt die erstmalige Beobachtung des Little-Parks-Effektes in einer Nanostruktur aus amorphem Ga. / The following thesis is devoted to the electrical characterization of 10 nm thin layers consisting of amorphous Ga nanoclusters embedded in Ga-doped polycrystalline Si. The preparation of the layers is realized via ion implantation in Si wafers plus subsequent thermal annealing. Electrical-transport measurements in magnetic fields of up to 50 T show that the layers undergo two structural superconductor-insulator transitions upon variation of the annealing parameters. Structural analyzes based on TEM investigations reveal an underlying transformation of the size and distance of the clusters. This influences the interplay of the superconducting cluster coupling and capacitive charging energy as well as the extent of thermal and quantum fluctuations. In the superconducting regime (Tc = 7 K) a double-reentrant phenomenon is observed. Here, magnetic fields of several Tesla facilitate superconductivity in an anisotropic way. A qualitative explanation is given via a self-developed theoretical model based on phase-slip events for Josephson-junction arrays. With respect to applications regarding sensor technology and quantum logic circuits the layers are successfully micro- and nanostructured via photolithography and FIB. This allows for the first observation of the Little-Parks effect in a nanostructure of amorphous Ga.

Die vorliegende Arbeit beschäftigt sich mit der elektrischen Charakterisierung 10 nm dünner Schichten bestehend aus amorphen Ga-Nanoclustern eingebettet in Ga-dotiertes polykristallines Si. Die Herstellung der Schichten geschieht via Ionen-Implantation in Si-Wafer samt anschließender thermischer Ausheilung. Elektrische Transportmessungen in Magnetfeldern von bis zu 50 T zeigen, dass die Schichten durch Variation der Ausheilparameter zwei strukturelle Supraleiter-Isolator-Übergänge durchlaufen. TEM-gestützte Strukturanalysen decken auf, dass den Übergängen eine Gefügetransformation zugrunde liegt, die das Wechselspiel zwischen supraleitender Cluster-Kopplung und kapazitiver Ladungsenergie sowie dem Ausmaß von thermischen und Quantenfluktuationen beeinflusst. Im supraleitenden Regime (Tc = 7 K) wird ein doppelt reentrantes Phänomen beobachtet, bei dem Magnetfelder von mehreren Tesla in anisotroper Form die Supraleitung begünstigen. Eine qualitative Erklärung gelingt via selbstentwickeltem theoretischen Modell basierend auf Phaseslip-Ereignissen für Josephson-Kontakt-Netzwerke. Für Anwendungen im Bereich der Sensor-Technologie und Quanten-Logik werden die Schichten erfolgreich via Fotolithographie und FIB (focused ion beam) mikro- und nanostrukturiert. Dadurch gelingt die erstmalige Beobachtung des Little-Parks-Effektes in einer Nanostruktur aus amorphem Ga. / The following thesis is devoted to the electrical characterization of 10 nm thin layers consisting of amorphous Ga nanoclusters embedded in Ga-doped polycrystalline Si. The preparation of the layers is realized via ion implantation in Si wafers plus subsequent thermal annealing. Electrical-transport measurements in magnetic fields of up to 50 T show that the layers undergo two structural superconductor-insulator transitions upon variation of the annealing parameters. Structural analyzes based on TEM investigations reveal an underlying transformation of the size and distance of the clusters. This influences the interplay of the superconducting cluster coupling and capacitive charging energy as well as the extent of thermal and quantum fluctuations. In the superconducting regime (Tc = 7 K) a double-reentrant phenomenon is observed. Here, magnetic fields of several Tesla facilitate superconductivity in an anisotropic way. A qualitative explanation is given via a self-developed theoretical model based on phase-slip events for Josephson-junction arrays. With respect to applications regarding sensor technology and quantum logic circuits the layers are successfully micro- and nanostructured via photolithography and FIB. This allows for the first observation of the Little-Parks effect in a nanostructure of amorphous Ga.