Submitted by Amauri Alves (amauri.alves@ufv.br) on 2016-02-12T13:56:54Z No. of bitstreams: 1 texto completo.pdf: 1954226 bytes, checksum: 9ae13d3f843542097b6e3009a011d0ec (MD5) / Made available in DSpace on 2016-02-12T13:56:55Z (GMT). No. of bitstreams: 1 texto completo.pdf: 1954226 bytes, checksum: 9ae13d3f843542097b6e3009a011d0ec (MD5) Previous issue date: 2015-04-24 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior / lguns erros só acontecem quando o circuito é executado em sua velocidade real, assim, projetistas utilizam técnicas de depuração pós- silício para monitorar o circuito e capturar erros que ocorrem somente depois de milhões de ciclos de clock. Esse processo se tornou essencial e consome em média 35% do tempo de ciclo de desenvolvimento de um Circuito Integrado Digital. Na depuração pós-silício a limitação de observabilidade é um problema desafiador, e para identificar a causa de um erro o projetista inclui uma infraestrutura para depuração. Na técnica Trace Buffer alguns valores de sinais são armazenadas em uma memória de rastreamento, extraídos e analisados. O tamanho da memória de rastreamento restringe o número de sinais que podem ser analisados. A escolha do conjunto de sinais é essencial, porém é realizada antes mesmo de qualquer identificação de erro no projeto. Para possibilitar o monitoramento de diversos conjuntos de sinais, na indústria é utilizado uma rede de interconexão com- posto por multiplexadores encadeados (Mux Tree), que permite o projetista monitorar um subconjunto de todos os sinais que podem ser explorados. A arquitetura dessa rede não permite a seleção de qualquer conjunto de sinais, uma vez que sinais que passam pelos mesmos multiplexadores não podem ser monitorados juntos. Nesse trabalho é proposto uma nova rede de interconexão baseada na tradicional rede Ômega. A rede proposta pode ser utilizada como um dispositivo de interconexão para conectar os sinais monitorados à memória de rastreamento. Nesse trabalho é demonstrado que a rede Ômega assimétrica proposta pode reduzir em 4,5 vezes a taxa de bloqueio, ao custo de aumentar em 21% a área, se comparado à rede de Mux Tree. A rede Ômega assimétrica pode ser gerada utilizando a ferramenta proposta nesse trabalho, Vericonn, que também é capaz de gerar em Verilog outras redes assimétricas como: Redes Mux Tree, Clos e Crossbars. / Current pre-silicon verification techniques can not guarantee error free designs for complex integrated circuits during their first fabrication. Some errors are only uncovered when the device is running at full clock speed, thus, designers use post-silicon debug techniques to monitor the device, capturing errors that occur only after millions of clock cycles. This process has become essential and on average consumes 35% of the Digital Integrated Circuit development cycle. Observability limitation is a challenging problem in post-silicon debug, so to identify the root cause of an error, designers include an infrastructure for debug. In Trace Buffer technique, some signal values are stored in a Trace Buffer memory, dumped, and then analyzed. The Trace Buffer memory size limits the number of signals that can be analyzed. Choosing the signal set is an essential step, but it must be done prior to the identification of any design errors. To enable the monitoring of many sets of signals, industry uses an interconnection network composed by pipelined multiplexers (Mux Trees) that allows designers to monitor a signal subset from all tapped signals. The architecture of this network does not allow any signal subset because signals passing through the same multiplexers can not be monitored together. In this work, we propose a novel asymmetric network, based on the traditional Omega Network. We propose to use this network as an interconnection fabric to connect the monitored signals to the trace buffer. We demonstrate that our Asymmetric Omega Network is 4.5 times more effective reducing the blocking rate at the cost of 21% area overhead compared to Mux Trees. The proposed network can be generated with our tool, Vericonn, which is also capable to create others asymmetric networks like: Mux Trees, Clos Networks and Crossbars in Verilog HDL.

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, Programa de Pós-graduação em Engenharia Elétrica, 2015. / Submitted by Fernanda Percia França (fernandafranca@bce.unb.br) on 2015-12-15T16:02:30Z No. of bitstreams: 1 2015_YuriCesarRosadeToledo.pdf: 6155328 bytes, checksum: 3210a42c4e0be7b53fc6874fc8293d47 (MD5) / Approved for entry into archive by Marília Freitas(marilia@bce.unb.br) on 2016-05-04T12:54:49Z (GMT) No. of bitstreams: 1 2015_YuriCesarRosadeToledo.pdf: 6155328 bytes, checksum: 3210a42c4e0be7b53fc6874fc8293d47 (MD5) / Made available in DSpace on 2016-05-04T12:54:49Z (GMT). No. of bitstreams: 1 2015_YuriCesarRosadeToledo.pdf: 6155328 bytes, checksum: 3210a42c4e0be7b53fc6874fc8293d47 (MD5) / The objective of this work is the development and design of a new architecture for the ADC Difference Module Converter (CMD). The proposed converter CMD is characterized by being asynchronous without oversample and with only one cycle for conversion. Its topology doesn´t presents feedback, does not use capacitors nor resistors, does not use Sample-and-hold circuit (S / H) and has only one reference to conversion. The project was developed in current mode, which not use Op-amp in the circuit for the conversion. And the project also has a digital circuit with only one XNOR gate per bit. We can highlight that each bit is simultaneously converted by a continuous process and that your conversion code is stable, i.e., varying only one bit between adjacent digital words. / O objetivo deste trabalho é o desenvolvimento e projeto de uma nova arquitetura para ADC o Conversor do Módulo da Diferença (CMD). O Conversor CMD proposto se caracteriza por ser assíncrono, sem oversample e com apenas um ciclo para conversão. Sua topologia não apresenta realimentação, não utiliza capacitores nem resistores, não utiliza circuito de Sample-and-Hold (S/H) e possui apenas uma referência para conversão. O projeto foi desenvolvido em modo corrente, o que permitiu não utilizar Amp-Op no circuito destinado à conversão. E o projeto também possui um circuito digital com apenas uma porta XNOR por bit. Podemos destacar que os bit são convertidos simultaneamente por um processo contínuo e que seu código de conversão é estável por variar apenas um bit entre palavras digitais adjacentes.

Orientador: Furio Damiani / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-23T02:06:11Z (GMT). No. of bitstreams: 1 Viana_FabioLuiz_M.pdf: 4001260 bytes, checksum: d3ce61520a6caf8853d68ea4c2a98519 (MD5) Previous issue date: 1997 / Resumo: Este trabalho apresenta o estudo e a análise de uma metodologia de projeto de circuitos somadores digitais, obtidos por síntese automática, em dois ambientes de Electronic Design Automation (EDA), a partir de suas especificações na linguagem de descrição de hardware VHDL. Faz-se uma breve explanação das noções básicas relacionadas ao desenvolvimento da metodologia, dando uma introdução à linguagem VHDL e aos conceitos envolvidos no processo de síntese das descrições VHDL em ambientes automatizados. Também, são apresentados os principais algoritmos de soma digital e uma relação dos diferentes modos de descrição dos mesmos em VHDL. Por fim, são comentados os resultados obtidos na síntese e simulação destes componentes aritméticos nos ambiente de EDA utilizados / Abstract: This work presents the study and analysis of a digital adder circuits design methodology, using automatic synthesis in two environment of Electronic Design Automation (EDA), starting from its specifications in the hardware description language VHDL. An introduction to VHDL and on the synthesis process in EDA environments is given. The various VHDL description styles as well as the main digital addition algorithms are shown. Finally we comment on the results obtained in the synthesis and simulation of these arithmetic components in the EDA environments used. / Mestrado / Mestre em Engenharia Elétrica

Orientador: Alberto Martins Jorge / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-07T17:31:45Z (GMT). No. of bitstreams: 1 Bertone_OsvaldoHugo_M.pdf: 1638189 bytes, checksum: de96158c2363994f79a61d1d7ce1e9aa (MD5) Previous issue date: 2005 / Resumo: Neste trabalho é proposto um Registrador Cíclico para circuitos MVL (Multi-valued Logic) utilizando transistores NMOS e PMOS para uma configuração de quatro níveis lógicos. Este circuito usa certas características secundárias (normalmente indesejadas) dos transistores MOS. Uma particularidade deste registrador são os níveis lógicos auto-definidos com uma alta precisão. Isto permite incrementar a Lógica para mais valores, não estando limitada somente a Lógica Ternária ou Quaternária (as mais usadas em circuitos MVLs), seu uso pode ser estendido para Decimal, Hexadecimal ou mais. O Registrador Cíclico proposto, alem de armazenar um dado multi-valor com um nível de tensão preciso, ainda, fornece a saída com qualquer possível deslocamento lógico sem degradação da precisão. Este registrador permitirá o desenvolvimento de circuitos lógicos como contadores, toggle switches, shift registers, flip-flops em vários níveis, deslocamentos de valores (negação de Post), conversores D/A e A/D, etc¿ Algumas vantagens que este circuito oferece é sua alta resposta em freqüência e sua pouca dependência dos parâmetros do transistor, alcançando uma robustez comparável com os circuitos binários. Como uma aplicação deste registrador proposto é apresentado um Multiplicador Quaternário e comparado com um Multiplicador Binário utilizando a mesma tecnologia. Neste texto serão desenvolvidos os circuitos e simulados no OrCad (PSpice [01]) utilizando um modelo de transistor NMOS e outro PMOS fornecidos pela foundry AMS (Austria Micro Systems) descritos no Apêndice I. O Registrador Cíclico para circuitos MVL foi apresentado pelo autor no Congresso SUCESU 2005 no dia 31 de março de 2005 em Belo Horizonte, MG, Brasil / Abstract: The Cyclical Register for MVL circuits (Multi-valued Logic) proposed is composed by NMOS and PMOS Transistors. This circuit uses the advantage of certain secondary characteristics (normally undesirable) of the MOS transistors. One peculiarity of this register is that the logical levels are defined by itself with a very high precision ; this, permits to increase the logic to many values. Since it is not limited to ternary or quaternary logic (more used MVLs), its use can be extended to decimal, hexadecimal and others. The proposed cyclical register, besides storing the multi-value data with precise voltage level, still, supplies the output with any possible logical shift without the degradation of precision. This register will allow the development of logical circuits as counter, toggle switch, shift register, flip-flop in several levels, shift of value, D/A and A/D converter, etc¿ Some advantages that this circuit offers is its high frequency response and its minor dependency of the parameter of the transistors, providing a robustness comparable to the current binary circuits. As an application of this proposed Register a Quaternary Multiplier is presented and compared with the Binary Multiplier with the same technology. On this paper the circuits will be developed and simulated in the OrCad (Pspice [01]), using the transistors models NMOS and PMOS supplied by foundry AMS (Austria Micro Systems) detailed in the Appendix I. The Cyclical Register for MVL circuits was presented by the author in the Congress SUCESU 2005 in March 31st, 2005 in Belo Horizonte, MG, Brazil / Mestrado / Microeletronica / Mestre em Engenharia Elétrica

Os computadores de bordo de satélites devem ser projetados para utilização em ambiente espacial. Entre as características deste ambiente destaca-se a presença de diferentes tipos de radiação que podem alterar a operação dos componentes do computador de bordo, causando desde falhas temporárias até na perda total do satélite. Neste contexto, este trabalho apresenta uma análise do comportamento de memórias SRAM quando submetidas a radiação ionizante. Com esta finalidade foi desenvolvida uma plataforma composta por um sistema microprocessado que monitora em tempo real a ocorrência de falhas em memórias. Foram realizados diversos testes nos quais memórias SRAM foram submetidas a diferentes doses de radiação ionizante. As falhas detectadas incluem desde a mudança temporária de bits até a interrupção permanente do funcionamento da memória. Tais testes serviram para investigação do comportamento das memórias SRAM quanto à tolerância a ambientes espaciais com diferentes características.

As elevadas perdas existentes no setor elétrico tem causado preocupação nas empresas de distribuição, aliadas ainda a necessidade crescente de um desenvolvimento econômico sustentável. Neste cenário a calibração periódica dos instrumentos destinados a medição (entre eles os transformadores de instrumentos) tornam-se essenciais e tais procedimentos encontram-se previstos no novo modelo de operação do setor elétrico. Porém, as dificuldades logísticas e operacionais de transporte a laboratórios metrológicos credenciados dificultam a execução de tais serviços. As técnicas e métodos desenvolvidos nesse trabalho visam a implementação de uma unidade eletrônica capaz de aquisitar e processar dados provenientes de transformadores de instrumentos, de natureza indutiva (denominado de convencional) e ópticos, bem como seus subsistemas de apoio, como ferramentas de medição e calibração portátil, móvel, para execução dos serviços metrológicos in situ nos ambientes das subestações e cabines primárias. Estes serviços, apesar de estarem em estágio incipiente, são de extremo interesse para empresas de energia elétrica. Este projeto está baseado no estado da arte de componentes da eletrônica analógica e digital, onde destacam-se conversores analógico/digital (A/D), microprocessadores, osciladores, FPGA e técnicas computacionais para processamento digital de sinais. São apresentadas as formas de implementação tanto em hardware como em software para esta unidade eletrônica de forma a atender aos requisitos funcionais especificados e às normas do INMETRO e normas internacionais equivalentes para aplicações metrológicas. A validação é baseada em testes comparativos dos fasores na frequência fundamental dos sinais obtidos, analisando os valores de amplitude (para cálculo de erro de relação) e de fase ( para cálculo de erro de fase) entre transformadores ópticos e convencionais, sendo que estes últimos podem ser de referência ou não. / The high losses in the electricity sector have caused concern in distribution companies, together with the growing need for sustainable economic development. In this scenario the periodic calibration of instruments intended for measurement (including instrument transformers) become essential and such procedures are provided for in the new model of operation of the electric sector. However, the logistical and operational difficulties of transportation to accredited metrological laboratories make it difficult to perform such services. The techniques and methods developed in this work are aimed at the implementation of an electronic unit capable of acquiring and processing data from instrument transformers of an inductive (conventional) and optical nature, as well as its supporting subsystems, such as portable and mobile measuring and calibration tools for the execution of on-site metrological services in the substations and primary cabins. These services, although in an incipient stage, are of extreme interest to electric energy companies. This project is based on the state-of-the-art components of analog and digital electronics, including analog/digital (A/D) converters, microprocessors, oscillators, FPGA and computational techniques for digital signal processing. The forms of implementation in both hardware and software for this electronic unit are presented in order to meet the functional requirements specified and the standards of the Instituto Nacional de Metrologia (INMETRO) and equivalent international standards for metrological applications. The validation is based on comparative tests of the phasors at the fundamental frequency of the obtained signals, analyzing the amplitude (for ratio error calculation) and phase (for phase error calculation) between optical and conventional transformers, the last one can be reference or not.

As elevadas perdas existentes no setor elétrico tem causado preocupação nas empresas de distribuição, aliadas ainda a necessidade crescente de um desenvolvimento econômico sustentável. Neste cenário a calibração periódica dos instrumentos destinados a medição (entre eles os transformadores de instrumentos) tornam-se essenciais e tais procedimentos encontram-se previstos no novo modelo de operação do setor elétrico. Porém, as dificuldades logísticas e operacionais de transporte a laboratórios metrológicos credenciados dificultam a execução de tais serviços. As técnicas e métodos desenvolvidos nesse trabalho visam a implementação de uma unidade eletrônica capaz de aquisitar e processar dados provenientes de transformadores de instrumentos, de natureza indutiva (denominado de convencional) e ópticos, bem como seus subsistemas de apoio, como ferramentas de medição e calibração portátil, móvel, para execução dos serviços metrológicos in situ nos ambientes das subestações e cabines primárias. Estes serviços, apesar de estarem em estágio incipiente, são de extremo interesse para empresas de energia elétrica. Este projeto está baseado no estado da arte de componentes da eletrônica analógica e digital, onde destacam-se conversores analógico/digital (A/D), microprocessadores, osciladores, FPGA e técnicas computacionais para processamento digital de sinais. São apresentadas as formas de implementação tanto em hardware como em software para esta unidade eletrônica de forma a atender aos requisitos funcionais especificados e às normas do INMETRO e normas internacionais equivalentes para aplicações metrológicas. A validação é baseada em testes comparativos dos fasores na frequência fundamental dos sinais obtidos, analisando os valores de amplitude (para cálculo de erro de relação) e de fase ( para cálculo de erro de fase) entre transformadores ópticos e convencionais, sendo que estes últimos podem ser de referência ou não. / The high losses in the electricity sector have caused concern in distribution companies, together with the growing need for sustainable economic development. In this scenario the periodic calibration of instruments intended for measurement (including instrument transformers) become essential and such procedures are provided for in the new model of operation of the electric sector. However, the logistical and operational difficulties of transportation to accredited metrological laboratories make it difficult to perform such services. The techniques and methods developed in this work are aimed at the implementation of an electronic unit capable of acquiring and processing data from instrument transformers of an inductive (conventional) and optical nature, as well as its supporting subsystems, such as portable and mobile measuring and calibration tools for the execution of on-site metrological services in the substations and primary cabins. These services, although in an incipient stage, are of extreme interest to electric energy companies. This project is based on the state-of-the-art components of analog and digital electronics, including analog/digital (A/D) converters, microprocessors, oscillators, FPGA and computational techniques for digital signal processing. The forms of implementation in both hardware and software for this electronic unit are presented in order to meet the functional requirements specified and the standards of the Instituto Nacional de Metrologia (INMETRO) and equivalent international standards for metrological applications. The validation is based on comparative tests of the phasors at the fundamental frequency of the obtained signals, analyzing the amplitude (for ratio error calculation) and phase (for phase error calculation) between optical and conventional transformers, the last one can be reference or not.

Orientador: Luís Geraldo Pedroso Meloni / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação / Made available in DSpace on 2018-08-16T06:39:32Z (GMT). No. of bitstreams: 1 Okajima_HenriShinichideSouza_M.pdf: 2252019 bytes, checksum: df6b064fa2391bdd5665b43e140c56b1 (MD5) Previous issue date: 2010 / Resumo: Esta dissertação apresenta os resultados obtidos com a pesquisa e implementação de um sistema de demodulação para o receptor de rastreio de um radar de telemedidas. Um radar de telemedidas é responsável pela identificação de um conjunto de medidas realizadas no objeto espacial e enviadas para a antena através de um transponder. A antena de telemedidas deve rastrear o objeto, mantendo-se sempre apontada na direção deste. Para realizar esta função foi utilizada a técnica de monopulso de um canal. Na técnica de monopulso de um canal, cabe ao demodulador digital do receptor executar uma identificação de envoltória e uma demultiplexação temporal que deve permitir encontrar os valores angulares dos erros. A implementação resultou em uma placa de demodulador digital, realizada com um Field Programmable Gate Array (FPGA) da família Cyclone II, e um controlador Freescale, embarcados em uma Placa de Circuito Impresso (PCI) de quatro camadas, projetada para interfacear sinais digitais para controle do sistema de telemedidas e para condicionar os sinais analógicos para posterior processamento. Além de ter interface com placas específicas (por exemplo, CAF - Controle automático de freqüência, CAG - controle automático de ganho, Gerador de Teste, etc), possui também uma interface Controller Area Network (CAN) para comunicação com os módulos de controle de servomecanismos da antena e de interface usuário. Foi desenvolvido também um ambiente de simulação para o demodulador digital em Matlab permitindo verificar a coerência com os resultados esperados e traçar cenários de testes / Abstract: This project presents the results obtained by the research and development of a Demodulation System for a telemetry radar tracking receiver. A telemetry radar system is responsible for identifying a set of measures taken from a spatial artifact and is transmitted by a transponder to its antenna. The telemetry antenna must track the spatial object, maintaining the antenna pointing in the correct direction. To execute this function a single channel monopulse technique is applied. Since the single channel monopulse technique is used, a digital demodulator task is then run for amplitude identification and the de-multiplexing time frame must occur in order to calculate the angle values of errors. This process is explained during the dissertation after the presentation of the main characteristics of radars and some aspects of telemetry systems. The solution is a digital demodulator electronic board, build with an FPGA (Field Programmable Gate Array) from Altera Cyclone II® family, and a Freescale® controller, over a multilayer PCB (Printed Circuit Board) projected to interface with digital signals for the Telemetry Control System and to conditioning analogical signals for processing tasks. The developed board has the CAN (Controller Area Network) interface to communicate with the servomechanism control modules associated with the Antenna and is placed in an armored drawer - to avoid electromagnetic noises - as well as to interact with other specific board functions.A simulation environment was achieved for the digital demodulator in Matlab, allowing the results verification and allowing to establish others testing scenarios / Mestrado / Telecomunicações e Telemática / Mestre em Engenharia Elétrica

Orientador : Marconi Kolm Madrid / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-01T22:14:40Z (GMT). No. of bitstreams: 1 Nicolato_Fabricio_M.pdf: 2370208 bytes, checksum: 486d02d15c91ef4a0e5f5d0a6937ff81 (MD5) Previous issue date: 2002 / Mestrado

Produto de uma pesquisa teórica e empírica, esta dissertação aborda um campo conceitual comum entre a área de projeto pertencente à arquitetura e ao design, a formação escolar básica e as tecnologias digitais de modelagem e fabricação. Tal temática pauta-se na contemporaneidade, na medida em que se inserem novos meios de apoio ao ensino e aprendizado na formação escolar básica. Desse modo, o computador até então utilizado como processador de texto e imagens, alia-se à modelagem, à fabricação digital e à comunicação em rede. Como abordado nessa dissertação, o termo \"design\" é empregado com distintos enfoques no campo da formação escolar básica, o primeiro deles de caráter mais vinculado ao campo das artes, enquanto o segundo insere-se no campo das tecnologias de fabricação e no estudo da cultura material da sociedade contemporânea. Tendo em vista o campo comum dessas ações permeando as áreas de projeto, formação básica escolar e tecnologias digitais, esta investigação considera a partir uma base teórica, um grupo de dezoito pontos de convergência que subsidiou os trabalhos de campo. Esses trabalhos foram estruturados a partir de quatro tipos de oficinas realizadas na periferia da cidade de Guarulhos, região metropolitana de São Paulo, organizadas em um ambiente de livre acesso e que foram detalhadas nesse trabalho. Essa formulação teórico-prática visa traçar considerações acerca do campo comum estudado em que, tecnologias digitais de modelagem e fabricação têm auxiliado no desenvolvimento de linguagens e habilidades mentais em um público inserido na formação escolar básica. Pretende-se assim avançar no debate sobre a formação do indivíduo na atualidade. / The product of a theoretical and empiric research, this paper discusses a common conceptual ground among the project area -which includes the architecture and the design-, basic education, and digital modelling and manufacturing technologies. Its subject is based on the contemporaneity, to the extent that it introduces new means of support for learning and teaching in basic education. In this way, the computer -to that moment used exclusively for text and image processing- allies with modelling, digital manufacturing, and network communication. As herein discussed, the word \"design\" is used with different meanings in the field of basic education, the first of which has a stronger relation with the field of arts, whereas the second one lies within the field of manufacturing technologies and the studies on the material culture of the contemporary society. Considering the common ground of said activities, which permeate the fields of design, basic education and digital technology, this research take into account a group of eighteen common points of agreement from a theoretical basis that subsided the field studies. Those studies were structured from four types of workshop held in the outskirts of Guarulhos, in the metropolitan region of São Paulo, organized in a free-access environment, and which are herein detailed. This theoretical and practical formulation has as purpose to address the considerations resulting from the studied common ground, insofar as digital modelling and manufacturing technologies has helped the development of languages and mental skills of such a young audience still in basic education. The aim is to advance the debate on the formation of the individual nowadays.