Orientador: Amauri Lopes / Dissertação (mestrado) - universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-13T21:53:22Z (GMT). No. of bitstreams: 1 SabbatiniJunior_Narcizo_M.pdf: 6859144 bytes, checksum: 9530ae5fecdd6f6b155120f4f29e4b7e (MD5) Previous issue date: 1990 / Resumo: Este trabalho descreve os aspectos teóricos e práticos envolvidos na elaboração do programa de computador FOREST, que sintetiza e analisa filtros digitais recursivos. São sintetizados filtros passa-baixa, passa-alta, passa faixa e corta-faixa, utilizando-se as aproximações de Butterworth, Chebychev e elíptica. Os efeitos não lineares advindos da utilização de registros de comprimento finito para a representação de coeficientes e variáveis são analisados em detalhe. Apresenta-se a teoria de otimização dos filtros digitais com relação ao ruído de quantização do sinal, baseada na descrição por variáveis de estado, e o programa incorpora essa teoria gerando filtros descritos por variáveis de estado com reduzidos efeitos de quantização / Abstract: Not informed. / Mestrado / Mestre em Engenharia Elétrica

Orientador: Yuzo Iano / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-15T15:29:34Z (GMT). No. of bitstreams: 1 Martini_LuizCesar_D.pdf: 15900225 bytes, checksum: a2987c74f7b912225c4fde8588be37fe (MD5) Previous issue date: 1989 / Resumo: Não informado / Abstract: Not informed. / Doutorado / Doutor em Engenharia Elétrica

Orientador : Ivanil Bonatti / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-17T20:27:38Z (GMT). No. of bitstreams: 1 Madureira_MarcosCesarGarberde_M.pdf: 9711541 bytes, checksum: 6efe30d3fa96703c6c0f688d3c6d8a71 (MD5) Previous issue date: 1987 / Resumo: O barateamento com consequente popularização dos componentes digitais tornou realidade e difundiu a expressão "Projeto Auxiliado por Computador". Assim, a tarefa do engenheiro projetista é hoje cada vez mais eficiente, pois conta com um número crescente de "software" de síntese e análise nas mais variadas atividades técnicas. O projeto de um equipamento digital consiste essencialmente das sequintes etapas; a) Descrição funcional, entrada-saida, do circuito. Em geral isto é feito através de diagramas de tempo, diagramas de estado; b) Partição preliminar do circuito em blocos, com definição das interfaces entre os blocos; c) Descrição formal, entrada/saida, de cada bloco; d) Sintese de cada bloco com minimização das funções Booleanas ; e) Análise de desempenho; f) Reavaliação do projeto com base no seu desempenho, podendo-se retornar ao passo a) ou seguir ao passo g) Implementação final. As etapas c),d),e) são as que mais se prestam a automatização e são nessas áreas justamente que se concentra este trabalho de tese. Foi implementado um pacote de programas que: elabora tabelas de próximo estado para um dado diagrama de estados, minimiza as funções lógicas envolvidas, chegando a circuitos mfnimos e simula circuitos lóqicos com tempos de atraso / Abstract: Not informed. / Mestrado / Telecomunicações e Telemática / Mestre em Ciências

Programa de Pós-Graduação em Ciência da Computação. Departamento de Ciência da Computação, Instituto de Ciências Exatas e Biológicas, Universidade Federal de Ouro Preto. / Submitted by Oliveira Flávia (flavia@sisbin.ufop.br) on 2015-03-10T17:50:54Z No. of bitstreams: 2 license_rdf: 22190 bytes, checksum: 19e8a2b57ef43c09f4d7071d2153c97d (MD5) DISSERTAÇÃO_ModeloClassificaçãoSupervisionada.pdf: 2193541 bytes, checksum: e03fe7bbcc1450dd9db781c1efc78fd9 (MD5) / Rejected by Gracilene Carvalho (gracilene@sisbin.ufop.br), reason: a pedido on 2015-03-10T18:18:41Z (GMT) / Submitted by Oliveira Flávia (flavia@sisbin.ufop.br) on 2015-03-10T18:49:31Z No. of bitstreams: 2 license_rdf: 22190 bytes, checksum: 19e8a2b57ef43c09f4d7071d2153c97d (MD5) DISSERTAÇÃO_ModeloClassificaçãoSupervisionada.pdf: 2193541 bytes, checksum: e03fe7bbcc1450dd9db781c1efc78fd9 (MD5) / Approved for entry into archive by Gracilene Carvalho (gracilene@sisbin.ufop.br) on 2015-03-12T16:47:27Z (GMT) No. of bitstreams: 2 license_rdf: 22190 bytes, checksum: 19e8a2b57ef43c09f4d7071d2153c97d (MD5) DISSERTAÇÃO_ModeloClassificaçãoSupervisionada.pdf: 2193541 bytes, checksum: e03fe7bbcc1450dd9db781c1efc78fd9 (MD5) / Made available in DSpace on 2015-03-12T16:47:27Z (GMT). No. of bitstreams: 2 license_rdf: 22190 bytes, checksum: 19e8a2b57ef43c09f4d7071d2153c97d (MD5) DISSERTAÇÃO_ModeloClassificaçãoSupervisionada.pdf: 2193541 bytes, checksum: e03fe7bbcc1450dd9db781c1efc78fd9 (MD5) Previous issue date: 2014 / Com o aumento da capacidade de processamento dos computadores nos últimos anos, uma área específica da computação tem despertado a atenção tanto da academia quanto da indústria: a área de Recuperação de Informação em Música (do inglês, Music Information Retrieval _ MIR). Em especial, sistemas que reconhecem automaticamente áudio sendo tocado, seja em um sinal que vem da Web, seja gravando o áudio em dispositivos móveis, tem ganhado especial importância. Em tempos passados, havia ciência para se reconhecer áudio com precisão aceitável, como na faixa de 90%, mas os métodos não eram eficientes ao ponto de serem aplicados em escala, por exemplo, para a aplicação de reconhecimento de áudio em Web rádios, considerando-se um volume de milhares de rádios monitoradas em tempo real e índices da ordem de milhões de músicas. Hoje em dia os métodos não se desenvolveram tanto, mas o poder computacional disponível comercialmente é muito maior, permitindo então o desenvolvimento de uma gama de inovações tecnológicas na área. Nesta dissertação é apresentado um novo modelo de reconhecimento de áudio, capaz de usar o aprendizado supervisionado de máquina a partir de dados rotulados automaticamente para agregar diferentes métodos de reconhecimento de áudio, visando aumentar a precisão do reconhecimento, sem perder em eficiência. A rotulagem automática, cujo resultado é usado na etapa de treino, é possível porque as Web rádios são transmitidas usando protocolos e parâmetros conhecidos, de forma que é possível gerar dados sintéticos para treino e depois aplicar o modelo aprendido sobre as rádios reais. Neste trabalho mostra-se que, se os parâmetros das rádios são bem definidos, a combinação de métodos de reconhecimento utilizando o modelo proposto pode reduzir a perda (ou erro) do método de reconhecimento heurístico em até 55%, chegando a ter revocação média muito próxima de 100%. Isto considerando como baseline um método heurístico que está em execução em um sistema comercial que audita a ocorrência de propagandas em rádios que transmitem pela Web.

Orientador: Jose Antonio Siqueira Dias / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-21T08:41:29Z (GMT). No. of bitstreams: 1 Mouallem_Janete_M.pdf: 8463458 bytes, checksum: 5a8f4f3567d462f798d96a487905e34e (MD5) Previous issue date: 1996 / Resumo: o objetivo deste trabalho é apresentar o circuito integrado para o "Tratamento da Interface de Linha" (TB47) e sua implementação em FPGAs Xilinx, através de uma metodologia de projeto TopDown. Como o TB47 foi desenvolvido para utilização em placa do sistema ClAD (Concentrador de Linhas de Assinantes Distribuido) em desenvolvimento no Centro de Pesquisa e Desenvolvimento da Telebrás, inicialmente será descrito este sistema e como o TB47 se encaixa no mesmo. Em seguida, será feita uma descrição do funcionamento do TB47 e apresentada a metodologia de projeto utilizada para seu desenvolvimento. Finalmente, será apresentada a sua implementação em dois componentes FPGAs (Field Programmable Gate Arrays) Xilinx 4008PQ208, para teste do sistema. Para isto utilizou-se o software Xilinx Automatic CAE Tools (XACT) / Abstract: Not informed. / Mestrado / Doutor em Engenharia Elétrica

Orientador: Alberto Martins Jorge / Dissertação (mestrado) - Universidade Estadual de Campinas. Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-29T00:45:33Z (GMT). No. of bitstreams: 1 Fregonezi_MarcoAurelioSeluque_M.pdf: 791890 bytes, checksum: 678a421fa90efb72ae07324ecc7f23ee (MD5) Previous issue date: 2001 / Mestrado

Orientador: Alexandre César Rodrigues da Silva / Banca: Carlos Antonio Alves / Banca: Tércio Alberto dos Santos Filho / Resumo: Usualmente, realiza-se a modelagem de um sistema no Simulink e, posteriormente, no PSoC Creator para implement ́a-lo no hardware PSoC. Neste trabalho apresenta-se a ferramenta computacional denominada MS 2 PSoC que analisa um modelo desenvolvido em alto n ́ıvel de abstra ̧c a ̃ o no ambiente Matlab/Simulink e o traduz para o ambiente PSoC Creator. A tradu ̧c a ̃ o tem por finalidade a implementa ̧c ̃ao do modelo no sistema embarcado utilizando a tecnologia PSoC. No processo de tradu ̧c a ̃ o, a ferramenta MS 2 PSoC tamb ́em gera a estrutura de arquivos necess ́aria para que o modelo traduzido seja aberto no ambiente PSoC Creator. A inova ̧c a ̃ o deste trabalho ́e permitir que o modelo possa ser simulado antes de ser implementado em hardware, haja vista que o ambiente PSoC Creator n ̃ao disp ̃oe de simulador. Como estudo de casos utilizou-se o c ́odigo de linha MLT-3, um modelo de conversor D/A Ladder R-2R e um sistema de controle de temperatura veicular. Os sistemas estudados foram implementados em hardware e avaliados, comparando-os com os resultados obtidos nas simula ̧c ̃oes no Simulink. Com os resultados obtidos concluiu- se que a ferramenta MS 2 PSoC traduz corretamente os modelos descritos no ambiente Matlab/Simulink para o ambiente PSoC Creator, automatizando a implementa ̧c a ̃ o de modelos no sistema embarcado PSoC / Abstract: Usually, a system is modeled in Simulink and later in PSoC Creator to deploy it in hardware PSoC. We present in this work a computational tool called MS 2 PSoC which analyses a model developed at a high level of abstraction in Matlab/Simulink and translates it to the PSoC Creator software. The goal of this translation is to implement the model in embedded system with PSoC technology. In the translation process, the MS 2 PSoC tool also generates the file structure needed for the translated model to be open in PSoC Creator. The innovation of this work is to allow the model to be simulated before it is implemented in hardware, given that the PSoC Creator software has no simulator. As a case study was used a MLT-3 line code, a D/A converter Ladder R-2R and a temperature control system for vehicles. The systems were implemented in PSoC hardware and evaluated by comparing them with the results obtained in the Simulink simulations. With the results it was concluded that the tool MS 2 PSoC correctly translates the models described in Matlab/Simulink environment for PSoC Creator, automating the deployment models in embedded system PSoC / Mestre

Esta dissertação apresenta os resultados obtidos no estudo do funcionamento dinâmico de uma célula de memória composta por um único transistor SOI MOSFET. Este estudo é baseado nos resultados experimentais observados em dispositivos nMOSFET em tecnologia SOI desenvolvidos no imec, Leuven, Bélgica. Os dados experimentais apresentados foram obtidos no Laboratório de Sistemas Integráveis (LSI) da Escola Politécnica da Universidade de São Paulo (EPUSP) e nos laboratórios AMSIMEC do centro de pesquisa imec, Bélgica. No presente trabalho foi levantado o histórico das memórias dinâmicas, assim como as características fundamentais de uma célula de memória dinâmica de um único transistor, tais como tempo de retenção e margem de sensibilidade, que são definidas e posteriormente verificadas para diferentes tipos de transistores. Inicialmente, foram estudados os mecanismos capazes de promover algum tipo de histerese na curva de corrente de fonte-dreno em função da tensão de porta de um transistor SOI em DC. Por meio destas propriedades, muitas vezes vistas como parasitárias, foi possível explorar o comportamento de um único transistor como célula de memória. Em seguida, passou-se às medidas dinâmicas, momento no qual foi necessário desenvolver um arranjo experimental conveniente de forma que fosse possível medir pulsos da ordem de µA com duração da ordem de 10ns. Assim, uma parte desta dissertação é dedicada à descrição dos problemas e soluções encontrados para viabilizar a medida destes rápidos e pequenos sinais. Foram observados dispositivos com tempos de retenção superiores a 100ms e margens de sensibilidades que ultrapassam 100µA. Finalmente, são apresentadas as conclusões encontradas e as possibilidades para estudos futuros. / This masters thesis presents the results obtained throughout the study of a memory cell composed of a single SOI MOSFET transistor. This study is based on the experimental results observed on SOI nMOSFET devices developed at imec, Leuven, Belgium. The experimental data presented was obtained both at the Laboratório de Sistemas Integráveis (LSI) from the Escola Politécnica da USP (EPUSP) and the AMSIMEC laboratories in the imec research center, Belgium. In this work, the history of dynamic memories as well as the fundamental characteristics of a single transistor dynamic memory cell, such as retention time and sense margin, which are defined and later verified for different transistors, have been analysed. Initially, the mechanisms capable of leading to some sort of hysteresis on the drain-source current as a function of the gate voltage on a SOI transistor operating in DC were studied. Through these properties many times regarded as parasitic it was possible to explore the behavior of a single SOI transistor operating as a memory cell. Afterwards, this work analyzes dynamic measurements, for which it has been necessary to develop an appropriate experimental setup capable of measuring pulses of some µA and lasting approximately 10ns. Therefore, part of this thesis is reserved for the description of the problems and solutions found in order to enable the measurement of these fast and small signals. Devices with retention times larger than 100ms and sense margins surpassing 100µA were measured. Finally, conclusions and possible future studies are presented.

O GPS (Global Posiotioning System) e um sistema de radio navegação por satélites. No enlace de comunicação entre o receptor do usuário e os satélites e empregada a "Técnica de Espalhamento Espectral" para obtenção de multi acesso, rejeição de interferências e, principalmente, para a determinação de distâncias. O objetivo deste trabalho e observar o emprego dessa técnica para o receptor GPS, analisando um circuito digital de rastreamento dosinal transmitido pelos satélites. E empregada a Técnica de Máxima Verossimilhança como forma de estruturação do circuito.

Esta dissertação apresenta os resultados obtidos no estudo do funcionamento dinâmico de uma célula de memória composta por um único transistor SOI MOSFET. Este estudo é baseado nos resultados experimentais observados em dispositivos nMOSFET em tecnologia SOI desenvolvidos no imec, Leuven, Bélgica. Os dados experimentais apresentados foram obtidos no Laboratório de Sistemas Integráveis (LSI) da Escola Politécnica da Universidade de São Paulo (EPUSP) e nos laboratórios AMSIMEC do centro de pesquisa imec, Bélgica. No presente trabalho foi levantado o histórico das memórias dinâmicas, assim como as características fundamentais de uma célula de memória dinâmica de um único transistor, tais como tempo de retenção e margem de sensibilidade, que são definidas e posteriormente verificadas para diferentes tipos de transistores. Inicialmente, foram estudados os mecanismos capazes de promover algum tipo de histerese na curva de corrente de fonte-dreno em função da tensão de porta de um transistor SOI em DC. Por meio destas propriedades, muitas vezes vistas como parasitárias, foi possível explorar o comportamento de um único transistor como célula de memória. Em seguida, passou-se às medidas dinâmicas, momento no qual foi necessário desenvolver um arranjo experimental conveniente de forma que fosse possível medir pulsos da ordem de µA com duração da ordem de 10ns. Assim, uma parte desta dissertação é dedicada à descrição dos problemas e soluções encontrados para viabilizar a medida destes rápidos e pequenos sinais. Foram observados dispositivos com tempos de retenção superiores a 100ms e margens de sensibilidades que ultrapassam 100µA. Finalmente, são apresentadas as conclusões encontradas e as possibilidades para estudos futuros. / This masters thesis presents the results obtained throughout the study of a memory cell composed of a single SOI MOSFET transistor. This study is based on the experimental results observed on SOI nMOSFET devices developed at imec, Leuven, Belgium. The experimental data presented was obtained both at the Laboratório de Sistemas Integráveis (LSI) from the Escola Politécnica da USP (EPUSP) and the AMSIMEC laboratories in the imec research center, Belgium. In this work, the history of dynamic memories as well as the fundamental characteristics of a single transistor dynamic memory cell, such as retention time and sense margin, which are defined and later verified for different transistors, have been analysed. Initially, the mechanisms capable of leading to some sort of hysteresis on the drain-source current as a function of the gate voltage on a SOI transistor operating in DC were studied. Through these properties many times regarded as parasitic it was possible to explore the behavior of a single SOI transistor operating as a memory cell. Afterwards, this work analyzes dynamic measurements, for which it has been necessary to develop an appropriate experimental setup capable of measuring pulses of some µA and lasting approximately 10ns. Therefore, part of this thesis is reserved for the description of the problems and solutions found in order to enable the measurement of these fast and small signals. Devices with retention times larger than 100ms and sense margins surpassing 100µA were measured. Finally, conclusions and possible future studies are presented.