L’intégration ultime de convertisseurs à découpage repose sur deux axes de recherche. Le premier axe est de développer les convertisseurs à capacités commutées. Cette approche est compatible avec une intégration totale sur silicium, mais limitée en terme de densité de puissance. Le second axe est l’utilisation de convertisseurs à inductances, qui pâtissent d’imposants composants passifs. Une augmentation de la fréquence permet de réduire les valeurs des composants passifs. Cependant une augmentation de la fréquence implique une augmentation des pertes par commutation, ce qui est contrebalancé par l’utilisation d’une technologie de fabrication plus avancée. Ces technologies plus avancées souffrent quant à elles de limitations au niveau de leur tension d’utilisation. Convertir une tension de 3,3V vers une tension de 1,2V apparait donc comme un objectif ambitieux, particulièrement dans le cas où les objectifs de taille minimale et de rendement supérieur à 90 % sont visés. Un assemblage 3D des composants actifs et passifs permet de minimiser la surface du système. Un fonctionnement à haute fréquence est aussi considéré, ce qui permet de réduire les valeurs requises pour les composants passifs. Dans le contexte de l’alimentation « on-chip », la technologie silicium est contrainte par les fonctions numériques. Une technologie 40 nm CMOS de type « bulk » est choisie comme cas d’étude pour une tension d’entrée de 3,3 V. Les transistors 3,3 V présentent une figure de mérite médiocre, les transistors 1,2 V sont donc choisis. Ce choix permet en outre de présenter une meilleure compatibilité avec une future intégration sur puce. Une structure cascode utilisant trois transistors en série est étudiée est confrontée à une structure standard à travers des simulations et mesures. Une fréquence de +100MHz est choisie. Une technologie de capacités en tranchées est sélectionnée, et fabriquée sur une puce séparée qui servira d’interposeur et recevra la puce active et les inductances. Les inductances doivent être aussi fabriquées de manière intégrée afin de limiter leur impact sur la surface du convertisseur. Ce travail fournit un objet contenant un convertisseur de type Buck à une phase, avec la puce active retournée (« flip-chip ») sur l’interposeur capacitif, sur lequel une inductance est rapportée. Le démonstrateur une phase est compatible pour une démonstration à phases couplées. Les configurations standard et cascode sont comparées expérimentalement aux fréquences de 100 MHz et 200 MHz. La conception de la puce active est l’élément central de ce travail, l’interposeur capacitif étant fabriqué par IPDiA et les inductances par Tyndall National Institute. L’assemblage des différents sous-éléments est réalisé via des procédés industriels. Un important ensemble de mesures ont été réalisées, montrant les performances du convertisseur DC-DC délivré, ainsi que ses limitations. Un rendement pic de 91,5 % à la fréquence de 100 MHz a été démontré. / Ultimate integration of power switch-mode converter relies on two research paths. One path experiments the development of switched-capacitor converters. This approach fits silicon integration but is still limited in term of power density. Inductive DC-DC architectures of converters suffer by the values and size of passive components. This limitation is addressed with an increase in frequency. Increase in switching losses in switches leads to consider advanced technological nodes. Consequently, the capability with respect to input voltage is then limited. Handling 3.3 V input voltage to deliver an output voltage in the range 0.6 V to 1.2 V appears a challenging specification for an inductive buck converter if the smallest footprint is targeted at +90 % efficiency. Smallest footprint is approached through a 3D assembly of passive components to the active silicon die. High switching frequency is also considered to shrink the values of passive components as much as possible. In the context of on-chip power supply, the silicon technology is dictated by the digital functions. Complementary Metal-Oxide- Semiconductor (CMOS) bulk C40 is selected as a study case for 3.3 V input voltage. 3.3 V Metal-Oxide-Semiconductor Field-Effect Transistor (MOSFET) features poor figure of merits and 1.2 V standard core, regular devices are preferred. Moreover future integration as an on-chip power supply is more compatible. A three-MOSFET cascode arrangement is experimented and confronted experimentally to a standard buck arrangement in the same technology. The coupled-phase architecture enables to reduce the switching frequency to half the operating frequency of the passive devices. +100MHz is selected for operation of passive devices. CMOS bulk C40 offers Metal-Oxide-Metal (MOM) and MOS capacitors, in density too low to address the decoupling requirements. Capacitors have to be added externally to the silicon die but in a tight combination. Trench-cap technology is selected and capacitors are fabricated on a separate die that will act as an interposer to receive the silicon die as well as the inductors. The work delivers an object containing a one-phase buck converter with the silicon die flip-chipped on a capacitor interposer where a tiny inductor die is reported. The one-phase demonstrator is suitable for coupled-phase demonstration. Standard and cascode configurations are experimentally compared at 100 MHz and 200 MHz switching frequency. A design methodology is presented to cover a system-to-device approach. The active silicon die is the central design part as the capacitive interposer is fabricated by IPDiA and inductors are provided by Tyndall National Institute. The assembly of the converter sub-parts is achieved using an industrial process. The work details a large set of measurements to show the performances of the delivered DC/DC converters as well as its limitations. A 91.5% peak efficiency at 100MHz switching frequency has been demonstrated.

L’informatique en nuage (Cloud computing) est une technologie prometteuse facilitant la réservation et de l'utilisation des ressources d’une manière flexible et dynamique. En plus des ressources informatiques traditionnelles, les utilisateurs du Cloud attendent à ce que des ressources réseaux leurs soient dédiées afin de faciliter le déploiement des fonctions et services réseau. Ils souhaitent pouvoir gérer l'ensemble d'un réseau virtuel (VN) ou infrastructure. Ainsi, les fournisseurs du Cloud doivent déployer des solutions de provisionnement des ressources dynamiques et adaptatives afin d’allouer des réseaux virtuels qui reflètent les besoins variables dans le temps des applications hébergés dans le Cloud. L’état de l’art sur l’allocation des réseaux virtuels s’est uniquement intéressé au problème de mapping des nœuds et liens virtuels composant une demande de réseau virtuel dans les nœuds et chemins du réseau de physique (infrastructure Cloud), connu sous le nom du problème de virtual network embedding (VNE). Peu d'attention a été accordée à la gestion des ressources allouées pour répondre en permanence aux besoins variables des réseaux virtuels hébergés dans le réseau physique et afin d'assurer une utilisation efficace des ressources. L'objectif de cette thèse est de permettre l'allocation des réseaux virtuels d’une manière dynamique et préventive pour faire face aux fluctuations de la demande au cours de la durée de vie du réseau virtuel, et pour améliorer l'utilisation des ressources du substrat. Pour atteindre ces objectifs, la thèse propose d'adaptation des algorithmes d'allocation des ressources pour répondre à l’évolution des demandes du réseau virtuel. Premièrement, nous allons étudier en profondeur l'extension d'un nœud virtuel, à savoir le cas où un nœud virtuel hébergé nécessite plus de ressources alors le nœud physique qui l’héberge n'a pas assez de ressources disponibles. Deuxièmement, nous allons améliorer la proposition précédente afin de considérer la rentabilité du réseau de substrat. Et enfin, nous allons gérer la variation de la demande en bande passante dans les liens virtuels. Par conséquent, la première partie de cette thèse fournit un algorithme heuristique qui traite la fluctuation de la demande dans les nœuds virtuels. L'idée principale de l'algorithme est de réallouer un ou plusieurs nœuds virtuels co-localisés dans du nœud de substrat, qui héberge le nœud en évolution pour libérer des ressources (ou faire de la place) pour le nœud en évolution. En plus de réduire le coût de réaffectation, notre proposition prend en compte et réduit l'interruption de service pendant la migration. L'algorithme précédent a été étendu pour concevoir un algorithme de reconfiguration préventif pour améliorer la rentabilité du réseau physique. En fait, notre proposition profite de la perturbation de la demande de ressources pour ranger le réseau physique à un coût minimal et sans perturbations. Lors de la réaffectation des nœuds virtuels pour faire place pour le nœud en extension, nous réaffectant les liens virtuels les plus congestionnées dans des ressources physiques moins saturées afin d’équilibrer la charge sur le réseau. Notre proposition offre le meilleur compromis entre le coût de réaffectation et l'équilibrage des charges. Enfin, un framework distribué, parallèle et à vue locale a été mis au point pour traiter toutes les formes de fluctuations de la demande en bande passante dans les liens virtuels. Elle se compose d'un contrôleur et trois algorithmes exécutés dans chaque nœud du substrat d'une manière distribuée et parallèle. Le framework est basé sur l'auto-stabilisation, et peut gérer de nombreuses et différentes formes de variations de la demande de bande passante simultanément / Cloud computing is a promising technology enabling IT resources reservation and utilization on a pay-as-you-go manner. In addition to the traditional computing resources, cloud tenants expect compete networking of their dedicated resources to easily deploy network functions and services. They need to manage an entire Virtual Network (VN) or infrastructure. Thus, Cloud providers should deploy dynamic and adaptive resource provisioning solutions to allocate virtual networks that reflect the time-varying needs of Cloud-hosted applications. Prior work on virtual network resource provisioning only focused on the problem of mapping the virtual nodes and links composing a virtual network request to the substrate network nodes and paths, known as the Virtual network embedding (VNE) problem. Little attention was paid to the resource management of the allocated resources to continuously meet the varying demands of embedded virtual networks and to ensure efficient substrate resource utilization. The aim of this thesis is to enable dynamic and preventive virtual network resources provisioning to deal with demand fluctuation during the virtual network lifetime, and to enhance the substrate resources usage. To reach these goals, the thesis proposes adaptive resource allocation algorithms for evolving virtual network requests. We adress the extension of an embedded virtual node requiring more resources and consider the substrate network profitability. We also deal with the bandwidth demand variation in embedded virtual links. We first provide a heuristic algorithm to deal with virtual nodes demand fluctuation. The work is extended by designing a preventive re-configuration scheme to enhance substrate network profitability. Finally, a distributed, local-view and parallel framework was devised to handle embedded virtual links bandwidth fluctuations. The approach is composed of a controller and three algorithms running in each substrate node in a distributed and parallel manner. The framework is based on the self-stabilization approach, and can manage various forms of bandwidth demand variations simultaneously

Le développement de tests pour les systèmes d’avioniques met en jeu une multiplicité de langages de test propriétaires, sans aucun standard émergent.Les fournisseurs de solutions de test doivent tenir compte des habitudes des différents clients, tandis que les échanges de tests entre les avionneurs et leurs équipementiers / systémiers sont entravés. Nous proposons une approche dirigée par les modèles pour s’attaquer à ces problèmes: des modèles de test sont développés et maintenus à la place du code, avec des transformations modèle-vers-code vers des langages de test cibles. Cette thèse présente trois contributions dans ce sens. La première consiste en l’analyse de quatre langages de test propriétaires actuellement déployés. Elle nous a permis d’identifier les concepts spécifiques au domaine, les meilleures pratiques,ainsi que les pièges à éviter. La deuxième contribution est la définition d’un méta-modèle en EMF Ecore, qui intègre tous les concepts identifiés et leurs relations. Le méta-modèle est la base pour construire des éditeurs de modèles de test et des motifs de génération de code. Notre troisième contribution est un d´démonstrateur de la façon dont ces technologies sont utilisées pour l’élaboration des tests. Il comprend des éditeurs personnalisables graphiques et textuels pour des modèles de test, ainsi que des transformations basées-motifs vers un langage du test exécutable sur une plateforme de test réelle. / The development of tests for avionics systems involves a multiplicity of in-house test languages, with no standard emerging. Test solution providers have to accommodate the habits of different clients, while the exchange of tests between aircraft manufacturers and their equipment/system providers is hindered. We propose a model-driven approach to tackle these problems: test models would be developed and maintained in place of code, with model-to-code transformations towards target test languages. This thesis presents three contributions in this direction. The first one consists in the analysis of four proprietary test languages currently deployed. It allowed us to identify the domain-specific concepts, best practices, as well as pitfalls to avoid. The second contribution is the definition of a meta-model in EMF Ecore that integrates all identified concepts and their relations. The meta-model is the basis for building test model editors and code generation templates. Our third contribution is a demonstrator of how these technologies are used for test development. It includes customizable graphical and textual editors for test models, together with template-based transformations towards a test language executable on top of a real test platform.

L'intégration de nombreuses fonctions complexes dans les systèmes embarqués, tels que les téléphones portables, conduit à optimiser la consommation d'énergie pour maintenir l'autonomie de fonctionnement. Concernant la chaine de reproduction sonore, la consommation a été réduite par l'utilisation d'amplificateurs de classe D analogique, mais la nature numérique de la source audio impose encore un convertisseur numérique analogique en amont. La forte consommation de ce CAN et la qualité de reproduction sonore de l'amplificateur sont actuellement les principales limitations de cette approche. Ce travail de recherche, réalisé en quatre phases, a donc pour objectifs d'apporter des améliorations et de proposer de nouvelles architectures pour réduire ces limitations. Concernant l'amplificateur de classe D analogique, une boucle d'asservissement analogique basée sur un modulateur auto-oscillant à hystérésis a été développée pour réduire la consommation et augmenter sa qualité de reproduction. Cette étude a été validée par la réalisation d'un circuit en technologie CMOS 130 nm. La possibilité de piloter l'amplificateur de classe D directement par un signal de commande numérique a ensuite été envisagée. Le train d'impulsions nécessaire à la commande de l'étage de puissance est obtenu par modulation numérique de la source audio. L'utilisation en boucle ouverte de l'étage de puissance ne permet néanmoins pas d'obtenir un signal audio de sortie insensible aux variations de l'alimentation. Un asservissement analogique local autour de l'étage de puissance est donc nécessaire. La réalisation en technologie CMOS 130 nm de cette architecture a permis la validation des études effectuées (fonctionnement, stabilité, bande passante, modélisations des éléments non linéaires,...). / The integration of many complex functions in embedded systems such as mobile phones, led to optimize energy consumption to maintain operational autonomy. Concerning the chain of sound reproduction, consumption was reduced by the use of analog Class D amplifiers, but the nature of the digital audio source requires a digital to analog converter further upstream. The high consumption of the ADC and the quality of sound reproduction of the amplifier are currently the main limitations of this approach. This research, conducted in four phases, thus aims to make improvements and propose new architectures to reduce these limitations. Regarding the Class D amplifier analog control loop an analog modulator based on a self-oscillating hysteresis has been developed to reduce consumption and increase its quality of reproduction. This study was validated by the realization of a circuit in CMOS 130 nm. The ability to control the class D amplifier directly from a digital control signal was then considered. The train of pulses needed to control the power stage is obtained by digital modulation of the audio source. The use of open-loop output stage, however, does not produce an audio signal output insensitive to variations in the diet. A local analog servo around the power stage is required. Realization in CMOS 130 nm of this architecture has allowed the validation studies (operation, stability, bandwidth, modeling non-linear elements ,...). The interface between the digital modulator and the analog part is very sensitive to disturbance. A digital control overall Class D amplifier with digital control has been studied to control the interface. A prototype of this control is in progress.

La mesure d'impédance électrique en embarqué sur véhicule est un sujet clé pour améliorer les fonctions de diagnostic d'un pack batterie. On cherche en particulier à fournir ainsi des mesures supplémentaires à celles du courant pack et des tensions cellules, afin d'enrichir les indicateurs de vieillissement dans un premier temps, et d'état de santé et de charge dans un second temps. Une méthode classique de laboratoire pour obtenir des mesures d'impédance d'une batterie est la spectroscopie d'impédance électrochimique (ou EIS). Elle consiste à envoyer un signal sinusoïdal en courant (ou tension) de fréquence variable balayant une gamme de fréquences d'intérêt et mesurer ensuite la réponse en tension (ou courant) pour chaque fréquence. Une technique d'identification active basée sur l'utilisation des signaux large bande à motifs carrés est proposée. En particulier, des simulations ont permis de comparer les performances d'identification de différents signaux d'excitation fréquemment utilisés dans le domaine de l'identification et de vérifier les conditions correspondant à un comportement linéaire et invariant dans le temps de l'élément électrochimique. L'évaluation de la qualité d'estimation est effectuée en utilisant une grandeur spécifique : la cohérence. Cette grandeur statistique permet de déterminer un intervalle de confiance sur le module et la phase de l'impédance estimée. Elle permet de sélectionner la gamme de fréquence où la batterie respecte les hypothèses imposées par la méthode d'identification large bande. Afin de valider les résultats, une électronique de test a été conçue. Les résultats expérimentaux permettent de mettre en valeur l'intérêt de cette approche par motifs carrés. Un circuit de référence est utilisé afin d'évaluer les performances en métrologie des méthodes. L'étude expérimentale est ensuite poursuivie sur une batterie Li-ion soumise à un courant de polarisation et à différents états de charge. Des essais comparatifs avec l'EIS sont réalisés. Le cahier de charge établi à l'aide d'un simulateur de batterie Li-ion a permis d'évaluer les performances de la technique large bande proposée et de structurer son utilité pour l'estimation des états de vieillissement et de charge.

L'interaction entre un faisceau laser émis avec une partie de la lumière réfléchi depuis une cible qui rentre dans la cavité active du laser, est à l'origine du phénomène de rétro-injection optique ou self-mixing. L'utilisation de ces franges interférométriques non conventionnelles, semble attractive du au faible nombre des composant optiques et son caractère auto-aligné. Dans cette thèse nous approchons leur développement en tant qu'implémentation embarqué rentable pour la mesure du déplacement. A cette fin, nous avons exploré des méthodes du traitement du signal pour la détection des franges et la reconstruction du mouvement de la cible, en évitant l'usage de composant externes. Premièrement, nous avons identifié quelques incompatibilités dans des algorithmes précédentes établis dans notre centre de recherche, puis nous avons avancé des solutions. Fondé sur la théorie d'interpolation, an algorithme simplifié mais démontré convenable en temps-réel à été proposé pour la reconstruction du déplacement. En s'appuyant sur l'élaboration d'un signal analytique, il à été proposé une version amélioré pour le calcul de phase. Celle-ci nous à permit de fournir un algorithme pour la détection de franges, robuste aux variations d'amplitude, sans tenir compte du régime de rétro-injection, impliquant une convenable utilisation pour une variété d'applications.

L'estimation de mouvement est une opération clé pour la compression vidéo, mais implique une complexité de calcul conséquente, accrue par le contexte de la haute définition et l'évolution des standards de compression vidéo. Jusqu'à 60% de la charge de calcul d'un encodeur vidéo H.264 est dédiée à cette opération. L'adéquation entre les algorithmes et les architectures multicomposants est étudiée dans ce nouveau contexte, avec un cadre méthodologique.<br />Un état de l'art des différentes méthodes d'estimation de mouvement et des architectures matérielles existantes est tout d'abord présenté. Les algorithmes de mise en correspondance de blocs HME et EPZS apparaissent comme les plus performants pour notre étude. La méthode de développement utilisée, ainsi que l'implantation et l'optimisation d'estimateurs de mouvement sur DSP sont ensuite présentés. Un nouvel algorithme d'estimation de mouvement est conçu : HDS. Des implantations parallèles sur plates-formes hétérogènes sont enfin proposées.

Les systèmes embarqués mobiles font partis intégrante de notre quotidien. Afin de les rendre plus adaptésaux usages, ils ont été miniaturisés et leur autonomie a été augmentée, parfois de façon très considérable.Toutefois, les propositions d’amélioration butent désormais sur les possibilités de la technologie des circuitsintégrés. Pour aller plus loin, il faut donc envisager de repenser la chaîne de traitement du signal afin deréduire la consommation de ces dispositifs. Cette thèse développe une approche originale pour exploiterefficacement l’échantillonnage par traversée de niveaux d’une part et, d’autre part, associe cet échantillonnageà une logique évènementielle afin de réduire drastiquement la consommation d’énergie des systèmesintégrés autonomes. Une méthode de discrétisation adaptée à une application de reconnaissance de signauxphysiologiques, utilisée comme exemple dans cette thèse, y est présentée. Un premier prototype en logiqueévènementielle (asynchrone) sur circuit FPGA a permis de valider cette stratégie et de démontrer les bénéficesde cet échantillonnage dédié en termes de réduction de l’activité par rapport à un échantillonnage uniforme.Un second prototype en logique asynchrone et conçu en technologie CMOS AMS 0.35 μm a permis de validerpar simulation électrique un gain extrêmement important sur la consommation électrique du dispositif. / Our everyday life is highly dependent on mobile embedded systems. In order to make them suitable to differentapplications, they have underwent size reduction and lifetime extension. However, these improvementsare currently limited by the possibilities of the integrated circuits technologies. In order to push back theboundaries, it is necessary to reconsider the whole digital signal processing chain from scratch to sustain thepower consumption reduction in this kind of system. This work develops on the first hand a strategy thatsmartly uses the level-crossing sampling scheme and on the other combines this sampling method with eventlogicto highly reduce the power consumption in mobile embedded systems. A discretisation method adaptedto the recognition of physiological patterns application is described. A first event-logic (asynchronous) prototypeimplemented on FPGA proved the potential benefits that an adapted sampling scheme could offersto reduce activity compared to a uniform sampling scheme. Electrical simulations performed on a secondprototype, also designed in asynchronous logic, with CMOS AMS 0.35 μm technology, validated a high gainin power consumption.

Chaque année en Europe, 1.300.000 accidents de la route ont comme conséquence 1.700.000 blessés. Le coût financier d’accidents de la route est évalué à 160 milliards d’euros (approximativement le même coût aux Etats-Unis). VANET (Vehicular Ad-hoc NETwork) est une des technologies clés qui peut permettre de réduire d’une façon significative le nombre d’accidents de la route (e.g. message d’urgence signalant la présence d’un obstacle ou d’un véhicule en cas de brouillard). En plus de l’amélioration de la sécurité et du confort des conducteurs et des passagers, VANET peut contribuer à beaucoup d’applications potentielles telles que la prévision et la détection d’embouteillages, la gestion d’infrastructure de système de transport urbain (e.g. système de transport intelligent multimodal) etc. Dans cette thèse, je présenterai un système embarqué dédié à la communication inter-véhicule particulièrement pour les applications sécuritaires de passagers et de conducteurs. Nos efforts de recherche et de développement sont centrés sur deux principaux objectifs : minimiser le temps de latence intra-noeud et le délai de communication inter-véhicule en prenant en compte le changement dynamique du VANET. De ce fait pour atteindre ces objectifs, des nouvelles approches (e.g. inter-couche ‘Cross-layering’) ont été explorées pour respecter les contraintes de ressource (QoS, mémoire, CPU et énergie de la communication inter-véhicule) d’un système embarqué à faible coût. Le système de communication embarqué proposé comporte deux composants logiciels principaux : un protocole de communication dénommé CIVIC (Communication Inter Véhicule Intelligente et Coopérative) et un système d’exploitation temps réel appelé HEROS (Hybrid Event-driven and Real-time multitasking Operating System). CIVIC est un protocole de communication géographique à faible consommation énergétique et à faible temps de latence (délai de communication). HEROS gère contextuellement l’ensemble du système (matériel et logiciel) en minimisant le temps de latence et la consommation des ressources (CPU et mémoire). En outre, le protocole de communication CIVIC est équipé d’un système de localisation LCD-GPS (Low Cost Differential GPS). Pour tester et valider les différentes techniques et théories, la plateforme matérielle LiveNode (LImos Versatile Embedded wireless sensor NODE) a été utilisée. En effet, la plateforme LiveNode permet de développer et de prototyper rapidement des applications dans différents domaines. Le protocole de communication CIVIC est basé sur la technique de ‘broadcast’ à un saut ; de ce fait il est indépendant de la spécificité du réseau. Pour les expérimentations, seule la norme d’IEEE 802.15.4 (ZigBee) a été choisie comme médium d’accès sans fil. Il est à noter que le médium d’accès sans fil ZigBee a été adopté comme le médium standard pour les réseaux de capteurs sans fil (RCSFs) et le standard 6LoWPAN ; car il est peu coûteux et peu gourmand en énergie. Bien que le protocole de communication à l’origine soit conçu pour répondre aux exigences de VANET, ses domaines d’application ne sont pas limités à VANET. Par exemple il a été utilisé dans différents projets tels que MOBI+ (système de transport urbain intelligent) et NeT-ADDED (projet européen FP6 : agriculture de précision). Les VANETs et les RCSFs sont les réseaux fortement dynamiques, mais les causes de changement topologique de réseau sont différentes : dans le réseau VANET, il est dû à la mobilité des véhicules, et dans le RCSF, il est dû aux pannes des noeuds sans fil. Il est à noter que le VANET et le RCSF sont généralement considérés comme un sous-ensemble du réseau MANET (réseau ad-hoc mobile). Cependant, ils sont réellement tout à fait différents du MANET classique, et leurs similitudes et différences seront expliquées en détail dans la thèse. La contribution principale de mes travaux est le protocole CIVIC, qui échange des messages en basant sur l’information géographique des noeuds (position). (...) / Each year in Europe, 1,300,000 vehicle accidents result in 1,700,000 personal injuries. The financial cost of vehicle accidents is evaluated at 160 billion Euros (approximately the same cost in the USA). VANET (Vehicular Ad-Hoc NETwork) is a key technology that can enable hazard alarming applications to reduce the accident number. In addition to improve the safety for drivers and passengers, VANET can contribute to many potential applications such as detecting and predicting traffic jams, auto-optimizing the traffic flow, and helping disabled passengers to access public transports.This thesis will present an embedded communication system dedicated to VANET especially for the safety-related applications. Our design mainly tries to achieve two requirements: as one can imagine, the embedded communication system for VANET requires extra effort to deal with the highly dynamic network topology caused by moving vehicles, thus to shorten the intra-node system latency and inter-node network delay is essential requirement for such embedded communication system. Besides, a fundamental requirement for any practical embedded system is resource-awareness. Although the embedded communication system on vehicles may gain better hardware supports, the characteristics of embedded hardware still have to cope with resource constraints in terms of QoS, memory, CPU and energy. The embedded communication system involves two major software components: a routing protocol called CIVIC (Communication Inter Véhicule Intelligente et Coopérative) and an embedded operating system called HEROS (Hybrid Event-driven and Real-time multitasking Operating System). The former is a quick reaction and low resource consumption geographic protocol for inter-vehicle message transmissions; and the latter controls the whole system and assures intra-node resource awareness. In addition, the system can use a localization software solution called LCD-GPS (Low Cost Differential GPS) to improve the accuracy of locations. The hardware platform is LiveNode (LImos Versatile Embedded wireless sensor NODE), which is a versatile wireless sensor node enabling to implement rapidly a prototype for different application domains. The communication system is based on the one-hop broadcast, thus it does not have a strict limitation on network specification. For the experiments only, the IEEE 802.15.4 standard is chosen as the underlying wireless access medium. The standard is well known as a low-power consumption standard requiring low-cost devices. Notice that the IEEE 802.15.4 standard is also the wireless access medium of 6LoWPAN. Although the embedded communication system is originally designed to meet the requirements of VANET, but its application domains are not limited to VANET. For example, another network which can use the embedded communication system is WSN (Wireless Sensor Network). CIVIC was used to implement different real-world projects such MOBI+ (intelligent urban transportation system) and EU-FP6 NeT-ADDED (precision agriculture). Both VANET and WSN are highly dynamic networks, but the causes of changing network topology are different: the former is because of the high-mobility feature of vehicles, and the latter is because of the fault of wireless sensors. Note that, although VANET and WSN are both commonly considered as the subset of MANET (Mobile Ad-hoc NETwork), they are actually quite different from the classical MANET, and the similarities and differences will be further explained in the thesis. The major contribution of my works relates to the CIVIC protocol, which routes messages based on the geographic information. The related works of the thesis will focus on the geographic routing techniques, problems and solutions, but other related techniques will also be addressed. Note that, although some related projects were investigated but their implementation and experiment aspects were not detailed. (...)

Avec la construction des robots de plus en plus complexes, la croissance des architectures logicielles robotiques et l’explosion de la diversité toujours plus grande des applications et misions des robots, la conception, le développement et l’intégration des entités logicielles des systèmes robotiques, constituent une problématique majeure de la communauté robotique. En effet, les architectures logicielles robotiques et les plateformes de développement logiciel pour la robotique sont nombreuses, et sont dépendantes du type de robot (robot de service, collaboratif, agricole, médical, etc.) et de son mode d'utilisation (en cage, d’extérieur, en milieu occupé, etc.). L’effort de maintenance de ces plateformes et leur coût de développement sont donc considérables.Les roboticiens se posent donc une question fondamentale : comment réduire les coûts de développement des systèmes logiciels robotiques, tout en augmentant leur qualité et en préservant la spécificité et l’indépendance de chaque système robotique? Cette question induit plusieurs autres : d’une part, comment décrire et encapsuler les diverses fonctions que doit assurer le robot, sous la forme d’un ensemble d’entités logicielles en interaction? Et d’autre part, comment conférer à ces entités logicielles, des propriétés de modularité, portabilité, réutilisabilité, interopérabilité, etc.?A notre avis, l’une des solutions les plus probables et prometteuses à cette question consiste à élever le niveau d’abstraction dans la définition des entités logicielles qui composent les systèmes robotiques. Pour ce faire, nous nous tournons vers l’ingénierie dirigée par les modèles, et plus particulièrement la conception des DSML (Domain Specific Modeling Language).Dans cette thèse, nous réalisons dans un premier temps, une étude comparative des langages de modélisation et de méthodes utilisés dans le développement des systèmes embarqués temps réel en général. L’objectif de ce premier travail étant de voir s’il en existe qui puissent permettre de répondre aux questions susmentionnées des roboticiens. Cette étude, non seulement nous montre que ces approches ne sont pas adaptées à la définition des architectures logicielles robotiques, mais elle aboutit surtout à unFramework, que nous proposons et qui aide à choisir la (les) méthode(s) et/ou le(s) langage(s) de modélisation le(s) plus adapté(s) aux besoins du concepteur. Par la suite, nous proposons un DSML baptisé RsaML (Robotic Software Architecture Modeling Language), pour la définition des architectures logicielles robotiques avec prise en compte de propriétés temps réel. Pour ce faire, un méta-modèle est proposé à partir des concepts que les roboticiens ont l’habitude d’utiliser pour la définition de leurs applications. Il constitue la syntaxe abstraite du langage. Les propriétés temps réel sont identifiées à leur tour et incluses dans les concepts concernés. Des règles sémantiques du domaine de la robotique sont ensuite définies sous forme de contraintes OCL, puis intégrées au méta-modèle, pour permettre que des vérifications de propriétés non fonctionnelles et temps réel soient effectuées sur les modèles construits. Le Framework de modélisation EMF d’Eclipse a été utilisé pour mettre en oeuvre un éditeur qui supporte le langage RsaML.La suite des travaux réalisés dans cette thèse a consisté à définir des transformations de modèles, puis à les utiliser pour implémenter des générateurs. Ces derniers permettent à partir d’un modèle RsaML construit, d’une part, de produire sa documentation et, d’autre part, de produire du code source en langage C. Ces contributions sont validées à travers un cas d’étude décrivant un scénario basé sur le robot Khepera III. / With the construction of increasingly complex robots, the growth of robotic software architectures and the explosion of ever greater diversity of applications and robots missions, the design, development and integration of software entities of robotic systems, constitute a major problem for the robotics community. Indeed, robotic software architectures and software development platforms for robotics are numerous, and are dependent on the type of robot (service robot, collaborative, agricultural, medical, etc.) and its usage mode (In cage, outdoor, environment with obstacles, etc.).The maintenance effort of these platforms and their development cost are therefore considerable.Roboticists are therefore asking themselves a fundamental question: how to reduce the development costs of robotic software systems, while increasing their quality and preserving the specificity and independence of each robotic system? This question induces several others: on the one hand, how to describe and encapsulate the various functions that the robot must provide, in the form of a set of interactive software entities? And on the other hand, how to give these software entities, properties of modularity, portability, reusability, interoperability etc.?In our opinion, one of the most likely and promising solutions to this question, is to raise the level of abstraction in defining the software entities that make up robotic systems. To do this, we turn to model-driven engineering, specifically the design of Domain Specific Modeling Language (DSML).In this thesis, we first realize a comparative study of modeling languages and methods used in the development of embedded real time systems in general. The objective of this first work is to see if there are some that can make it possible to answer the aforementioned questions of the roboticists. This study not only shows that these approaches are not adapted to the definition of robotic software architectures, but mainly results in a framework, which we propose and which helps to choose the method (s) and / or the modeling language (s) best suited to the needs of the designer. Subsequently, we propose a DSML called Robotic Software Architecture Modeling Language (RsaML), for the definition of robotic software architectures with real-time properties. To do this, a meta-model is proposed from the concepts that roboticists are used to in defining their applications. It constitutes the abstract syntax of the language. Real-time properties are identified and included in the relevant concepts. Semantic rules in the field of robotics are then defined as OCL constraints and then integrated into the meta-model, to allow non-functional and realtime property checks to be performed on the constructed models.Eclipse Modeling Framework has been used to implement an editor that supports the RsaML language. The rest of the work done in this thesis involved defining model transformations and then using them to implement generators. These generators make it possible from a RsaML model built, to produce its documentation and source code in C language. These contributions are validated through a case study describing a scenario based on the Khepera III robot.