L'un des problèmes les plus cruciaux qui se pose aux Sportifs de Haut Niveau (SHN) est la reconversion. Celle-ci constitue une période transitoire particulièrement difficile qui doit être préparée. Le double projet (se former durant la carrière sportive) constitue l'un des processus qui devrait faciliter cette transition. S'il existe, a priori, une volonté politique, maintes fois réaffirmée par différents Ministres et Secrétaires d'Etat, pour que les SHN puissent s'engager dans le double projet, la réalité semble toute autre. Quelques uns anticipent leur reconversion dès leur arrivée dans les Centres nationaux ou les clubs professionnels. Construisent un projet professionnel. Suivent des formations. A l'inverse d'autres sont dans l'obligation de trouver des solutions urgentes à l'issue de leurs carrières sportives ou à la suite d'une blessure. La question se trouve donc posée : « Comment interpréter le fait qu'un grand nombre d'athlètes ne s'engage pas dans le double projet malgré les dispositifs mis en œuvre et les discours politiques les y encourageant ? ». Pour y répondre 60 SHN appartenant à 5 sports différents et 12 cadres institutionnels » ont été interrogés sous forme d'histoire de vie ou de récit de pratique professionnelle. L'analyse révèle un système complexe dans lequel, en l'absence de pilotage institutionnel, se confrontent des stratégies antagonistes et des relations de pouvoir et de domination. Les politiques fédérales se distinguent entre « éthique de la responsabilité » (l'athlète est au centre du projet) et « éthique de la conviction » (seul le résultat sportif compte). Si les SHN subissent de nombreuses contraintes, celles-ci constituent autant d'obstacles que d'excuses à ne pas se former. C'est dans l'histoire singulière de ceux qui ont décidé de se former, parfois à l'encontre de la politique fédérale, que se lisent tout à la fois la volonté et les stratégies mises en œuvre. Les acteurs institutionnels tentent de faire vivre le double projet. Ce dernier étant « imparfaitement défini », non encadré légalement, leur cadre d'action se trouve considérablement réduitL'un des problèmes les plus cruciaux qui se pose aux Sportifs de Haut Niveau (SHN) est la reconversion. Celle-ci constitue une période transitoire particulièrement difficile qui doit être préparée. Le double projet (se former durant la carrière sportive) constitue l'un des processus qui devrait faciliter cette transition. S'il existe, a priori, une volonté politique, maintes fois réaffirmée par différents Ministres et Secrétaires d'Etat, pour que les SHN puissent s'engager dans le double projet, la réalité semble toute autre. Quelques uns anticipent leur reconversion dès leur arrivée dans les Centres nationaux ou les clubs professionnels. Construisent un projet professionnel. Suivent des formations. A l'inverse d'autres sont dans l'obligation de trouver des solutions urgentes à l'issue de leurs carrières sportives ou à la suite d'une blessure. La question se trouve donc posée : « Comment interpréter le fait qu'un grand nombre d'athlètes ne s'engage pas dans le double projet malgré les dispositifs mis en œuvre et les discours politiques les y encourageant ? ». Pour y répondre 60 SHN appartenant à 5 sports différents et 12 cadres institutionnels » ont été interrogés sous forme d'histoire de vie ou de récit de pratique professionnelle. L'analyse révèle un système complexe dans lequel, en l'absence de pilotage institutionnel, se confrontent des stratégies antagonistes et des relations de pouvoir et de domination. Les politiques fédérales se distinguent entre « éthique de la responsabilité » (l'athlète est au centre du projet) et « éthique de la conviction » (seul le résultat sportif compte). Si les SHN subissent de nombreuses contraintes, celles-ci constituent autant d'obstacles que d'excuses à ne pas se former. C'est dans l'histoire singulière de ceux qui ont décidé de se former, parfois à l'encontre de la politique fédérale, que se lisent tout à la fois la volonté et les stratégies mises en œuvre. Les acteurs institutionnels tentent de faire vivre le double projet. Ce dernier étant « imparfaitement défini », non encadré légalement, leur cadre d'action se trouve considérablement réduit

La complexité des systèmes sur puce s'accentue pour supporter les nouvelles applications dans le domaine des télécommunications et du multimédia. La tendance actuelle des nouvelles architectures matérielles converge vers des plateformes multi-cœurs à plusieurs unités de calcul (processeurs, DSP, IP) interconnectées par un réseau sur puce qui peut être configurable au niveau de ses interfaces réseau. Pour ce genre d'architectures, les environnements de génération de code classiques ne sont plus adaptés. Cette thèse propose un flot de génération de code de configuration pour le déploiement des applications de type flots de données sur les architectures à base d'IPs interconnectés à travers un réseau sur puce configurable. Le flot commence par un modèle de haut niveau de l'application et de l'architecture et propose une méthodologie de partitionnement des ressources. Le processus de génération de code passe par plusieurs étapes modélisées par diverses représentations intermédiaires du système. Le flot a été développé par la suite dans un environnement basé sur le standard IEEE 1685 (IP-XACT). Le flot proposé a été appliqué pour la génération et la validation du code de configuration en vue de déployer une application 3GPP-LTE de télécommunication sur la plateforme Magali. Le flot a ensuite été généralisé pour supporter, en plus de la génération du code de configuration, la génération du code logiciel exécutable par les processeurs.

Thèse numérisée par la Direction des bibliothèques de l'Université de Montréal.

Les avancées dans le domaine de la bioinformatique ont ouvert de nouveaux horizons pour la recherche en biologie et en pharmacologie. Les machines comme les algorithmes utilisées aujourd'hui ne sont cependant plus en mesure de répondre à la demande exponentiellement croissante en puissance de calcul. Il existe donc un besoin pour des plate-formes de calculs spécialisées pour ce types de traitement, qui sauraient tirer partie de l'ensemble des technologie de calcul parallèle actuelles (Grilles, multi-coeurs, GPU, FPGA). Dans cette thèse nous étudions comment l'utilisation d'outils de synthèse de haut niveau peut aider à la conception d'accélérateurs matériels spécialisés massivement parallèles. Ces outils permettent de réduire considérablement les temps de conception mais ne sont pas conçus pour produire des architectures matérielles massivement parallèles efficaces. Les travaux de cette thèse se sont attachés à dégager des techniques de parallélisation, ainsi que les moyens d'exprimer efficacement ce parallélisme, pour des outils de type HLS. Nous avons appliqué ces résultats à une application de bioinformatique connue sous le nom de HMMER. Cet algorithme qui pourrait être un bon candidat à une accélération matérielle est très délicat à paralléliser. Nous avons proposé un schéma d'exécution parallèle original, basé sur une réécriture mathématique de l'algorithme, qui a été suivi par une exploration des schéma d'exécution matériels possible sur FPGA. Ce résultat à ensuite donnée lieu à une mise en œuvre sur un accélérateur matériel et a démontré des facteurs d'accélération encourageants. Les travaux démontre également la pertinence des outils de HLS pour la conception d'accélérateur matériel pour le calcul haute performance en Bioinformatique, à la fois pour réduire les temps de conception, mais aussi pour obtenir des architectures plus efficaces et plus facilement reciblables d'un plateforme à une autre. / The revolutionary advancements in the field of bioinformatics have opened new horizons in biological and pharmaceutical research. However, the existing bioinformatics tools are unable to meet the computational demands, due to the recent exponential growth in biological data. So there is a dire need to build future bioinformatics platforms incorporating modern parallel computation techniques. In this work, we investigate FPGA based acceleration of these applications, using High-Level Synthesis. High-Level Synthesis tools enable automatic translation of abstract specifications to the hardware design, considerably reducing the design efforts. However, the generation of an efficient hardware using these tools is often a challenge for the designers. Our research effort encompasses an exploration of the techniques and practices, that can lead to the generation of an efficient design from these high-level synthesis tools. We illustrate our methodology by accelerating a widely used application -- HMMER -- in bioinformatics community. HMMER is well-known for its compute-intensive kernels and data dependencies that lead to a sequential execution. We propose an original parallelization scheme based on rewriting of its mathematical formulation, followed by an in-depth exploration of hardware mapping techniques of these kernels, and finally show on-board acceleration results. Our research work demonstrates designing flexible hardware accelerators for bioinformatics applications, using design methodologies which are more efficient than the traditional ones, and where resulting designs are scalable enough to meet the future requirements.

Les sportifs de haut niveau traversent tous des phases de transitions plus ou moins bien négociées dans leur carrière sportive, que cela soit des transitions normatives ou non normatives. Cette thèse examine la portée de ces transitions sur les processus décisionnels et adaptatifs du sportif de haut niveau qui le conduisent à effectuer un choix plutôt qu'un autre lors d'un moment clef de sa carrière (e.g. sportif, professionnel, social). Les trois études de cette thèse s'inscrivent principalement dans le cadre d'une approche développementale du déroulement de carrière des sportifs de haut niveau (Wylleman, Lavallee & Alfermann, 1999) et reposent sur le modèle du Push-Pull, Anti Push, Anti Pull (Schutz, Mullet et al, 1998). La première partie de cette thèse s'est intéressée au prolongement depuis une dizaine d'années des carrières des sportifs de haut niveau se poursuivant au-delà de l'âge de trente ans, ainsi qu'aux mécanismes sous jacents au maintien et à la protection du bien-être subjectif lié à ce phénomène. Des éléments de similarité liés à leurs caractéristiques personnelles et à leur parcours ainsi que des éléments de singularité liés au découpage et à la durée des étapes de leur carrière sont apparus. La seconde étude de cette thèse porte sur le parcours de vie des sportives d'élite et le choix de la maternité en cours de carrière sportive et/ou post carrière sportive. Les parcours se construisent au regard des significations accordées aux évènements contextuels et circonstanciels, aux aspirations et idéaux personnels, aux priorités de vie. Le choix de la maternité oscille entre le désir d'un épanouissement personnel à travers à la fois un épanouissement sportif et un épanouissement de mère et la primauté accordée à sa vie sportive de l'autre avec l'absence d'envie de procréer. La troisième étude s'est intéressée à l'entrée en pôle d'entraînement, et plus particulièrement aux éléments facilitants ou perturbants qui ont accompagné la décision des sportifs de haut niveau d'entrer ou non en pôle et qui ont participé à une adaptation plus ou moins bien réussie Les éléments qui se sont révélés importants qu'ils soient plutôt positifs ou négatifs gravitent autour du cadre de vie, du double projet, et du projet sportif. / The high-level sportsmen cross all phases of transitions more or less good negotiated in their sporting career, that it's normative or not normative transitions. This thesis examines the impact of these transitions on the decision-making and adaptive processes of the high-level sportsman which lead him to make a choice rather than the other one during a key moment of its career (e.g. sportsman, professional, social). Three studies of this thesis join mainly within the framework of a développementale approach of the career development of high-level sportsmen (Wylleman, Lavallee & Alfermann, 1999) and rest on the model of Push-Pull, Anti Push, Anti Pull (Schultz, Mullet and al, 1998). The first part of this thesis was interested in the continuation since around ten years of the careers of high-level sportsmen continuing beyond the age of thirty years, as well as in mechanisms under jacents in the preservation and in the protection of the subjective well-being. Elements of similarity bound to their personal characteristics and to their route as well as elements of peculiarity bound to the cutting and to the duration of the stages of their career appeared. The second study of this thesis concerns the route of life of the sportswomen of elite and the choice of the maternity in course of career sports and/or comment sporting career. Routes build themselves towards the meanings granted to contextual and incidental events, to aspiration and ideal staffs, in the priorities of life. The choice of the maternity oscillates between desire of a self-fulfillment through at the same time a sports blooming and a blooming of mother and superiority granted to its sports life of the other one with the absence of envy to procreate. The third study was interested in entrance to pole of training, and more particularly in facilitating or disrupting elements which accompanied the decision of the high-level sportsmen to enter or not pole and which participated in a more or less good made a success adaptation The elements which showed themselves important that they are rather positive or more negative revolve around living environment, double project, and sports project.

Grâce aux progrès réalisés dans le domaine des semi-conducteurs, les plateformes matérielles embarquées sont capables de satisfaire les contraintes de performances d'applications de plus en plus complexes. Cette augmentation conduit à une explosion des coûts de conception, ce qui pousse les concepteurs de ces plateformes à utiliser des outils travaillant à des niveaux d’abstraction plus élevés. Aujourd’hui, les outils de synthèse de haut niveau opèrent sur des descriptions C/C++ pour en générer des accélérateurs matériels spécialisés. Ces outils offrent des gains en productivité significatifs par rapport à la génération précédente, qui opérait sur des descriptions structurelles de l’architecture en VHDL ou Verilog. Ces descriptions algorithmiques doivent être retravaillées pour que les outils puissent générer des circuits performants. Pour faciliter cette tâche, une solution consiste à mettre en œuvre une boite à outils pour des transformations source-à-source orientées synthèse de haut niveau. En particulier, cette thèse s’intéresse aux transformations de boucles, avec pour objectif d’améliorer les performances en exposant des boucles parallèles et en améliorant la localité des accès mémoire. En nous appuyant sur une représentation des boucles dans le modèle polyédrique, nous proposons une approche qui améliore l’applicabilité du pipeline de nids de boucles en vérifiant sa légalité de manière plus précise que les approches existantes. De plus, lorsque la vérification échoue, nous proposons une technique de correction qui insère statiquement des états d’attente pour assurer la légalité du pipeline. Enfin, ce pipeline est mis en œuvre en utilisant une technique de génération de code qui met les nids de boucles à plat. Ces contributions ont été implémentées dans l’infrastructure de compilation source-à-source Gecos, avant d’être appliquées à un ensemble de benchmarks représentatifs des noyaux de calculs cibles de la synthèse de haut niveau. Les résultats montrent un gain en performances significatif, avec un surcoût en surface modéré. / Due to the advances in semiconductor technologies, embedded hardware is capable of satisfying the performance constraints of increasingly complex applications. This leads to a design cost explosion, thus pushing the hardware designers to use tools working with higher levels of abstractions. High-Level Synthesis tools generate custom hardware accelerators out of C/C++ specifications. They offer significant productivity gains compared to the previous generation of tools that worked at the level of hardware description languages, such as VHDL or Verilog. These higher level specifications have to be reworked in order for the High-Level Synthesis tools to generate efficient hardware accelerators. To ease this task, one solution is to provide a source-to-source transformation toolbox targeting High-Level Synthesis. Specifically, this thesis explores loop transformations in order to improve performance by exposing parallel loops and improving the locality of memory accesses. Using polyhedral representation of loop nests, we propose an approach to improve the applicability of nested loop pipelining by verifying its legality in a more precise way than existing approaches. Moreover, we propose a correction mechanism that statically inserts wait states for enforcing the pipeline legality for cases when the verification fails. The resulting pipeline is implemented using a code generation technique that flattens the loop nests. These contributions have been implemented within the GeCoS source-to-source compilation infrastructure, and applied to a set of benchmarks targeted towards High-Level Synthesis. Results show significant performance improvement at the price of a moderate area overhead.

Dans cette thèse, nous proposons une méthodologie de co-conception des systèmes dynamiquement reconfigurables basés sur FPGA. Notre méthodologie s’appuie sur l’Ingénierie Dirigée par les Modèles (IDM) dont la spécification des modèles est décrite avec le profil MARTE. Les travaux présentés visent à garantir la flexibilité, la réutilisabilité et l’automatisation afin de faciliter le travail du concepteur et d’améliorer sa productivité. La première contribution réside dans la modélisation à haut-niveau d’abstraction permettant de cacher un grand nombre de détails d’implémentation. Un flot de conception est défini pour la modélisation des FPGAs, basé sur l’IDM afin d’assurer l’automatisation de la génération de code. Suivant ce flot, plusieurs modèles sont créés moyennant principalement les concepts de MARTE. Cependant,la modélisation de certains concepts de la reconfiguration dynamique a nécessité des extensions dans MARTE que nous avons identifiées et intégrées dans un nouveau profil qui étend MARTE baptisé RecoMARTE. La seconde contribution est l’automatisation de la chaîne de transformations et la validation expérimentale. Afin d’assurer l’automatisation de notre flot de conception vers la génération du code, une chaîne de transformations a été utilisée. Nous passons ainsi d’un modèle MARTE/RecoMARTE vers une description intermédiaire selon le standard IP-XACT afin de générer des fichiers utilisés dans l’environnement XPS de Xilinx. Cette automatisation permet d’accélérer la phase de conception et éviter les erreurs dues à la manipulation directe des détails. Enfin, un exemple d’application de traitement d’image a été élaboré afin de démontrer et valider notre méthodologie. / The works presented in this dissertation propose a co-design methodology of dynamically reconfigurable systems based on FPGA. Our methodology is based on the Engineering Model Driven approach (MDE). The models specification is done in MARTE profile.It aims to ensure flexibility, reusability and automation to facilitate the work of designer and improve his productivity. The first contribution related to this thesis is identifying parts of dynamically reconfigurable FPGA that can be modeled at high abstraction levels. So, we defined a design flow based on the MDE to ensure the automation of code generation. Using this flow, several models are created mainly through MARTE profile concepts. However, the modeling concepts of dynamic reconfiguration on FPGAs required extensions in MARTE. Thus, we identified the missing concepts to be integrated in a new profile that extends MARTE : RecoMARTE. The second contribution allows the chain automation and experimental validation. To integrate our design flow and to automate code generation, a processing chain was used. The final model resulting from the proposed MARTE-based design flow is given as input to this chain. We thereby move from MARTE/RecoMARTE models to an intermediate description according to the IP-XACT standard to finally generate files describing the complete system in the Xilinx XPS environment. This automation allows to accelerate the design phase and avoid errors due to the direct manipulation of these details. Finally, the proposed MARTE-based design flow and transformation chain were used for an image processing system design, which showed the benefits of our contributions in terms of design reusability and automation.

Le sujet de cette thèse est le développement d'une nouvelle méthodologie de synthèse basée sur une approche interactive et<br />flexible conçue pour l'exploration de l'espace des solutions. C'est le concepteur qui est au centre du processus de création, il a la<br />possibilité d'adapter les techniques et les méthodes de conception à l'application et il est guidé par des estimations de haute fidélité pour prendre des décisions pendant la phase de synthèse. La flexibilité concerne l'architecture cible et le flot de conception. Une nouvelle méthodologie pour l'évaluation de performance à partir d'une description de niveau système est aussi<br />présentée. Cette méthodologie est basée sur un modèle de performance exécutable décrit dans un langage de spécification au niveau système.

Le sujet traité dans cette thèse, concerne les liens entre la synthèse de haut niveau (HLS: High Level Synthesis) et la synthèse au niveau transfert de registres (RTL: Register Transfer Level). Il s'agit d'une adaptation de l'architecture résultat de la synthèse de haut niveau par transformation en une description (au niveau) RTL acceptée par les outils industriels actuels. Les objectifs visés par cette transformation, sont: accroître la flexibilité et l'efficacité, permettre la paramétrisation de l'architecture finale. A partir d'une description comportamentale décrite dans un language de description de materiel (la synthèse de haut niveau) génère une architecture au niveau transfert de registres, comprenant un contrôleur et un chemin de données. Le contrôleur et le chemin de données peuvent être synthétisés par des outils de synthèse RTL et logique existant pour réaliser un ASIC ou un FPGA. Cependant, pour des raisons d'efficacité, il est préférable de synthétiser le chemin de données par un compilateur de chemin de données. Nous allons dans un premier temps concevoir une méthode que nous appelerons personnalisation. Elle permet aux concepteurs d'adapter l'architecture générée aux outils de synthèse RTL et à toute structure particulière requise. Ensuite, nous définirons une méthode appelée Décomposition. Cette dernière fournira un moyen de décomposer un chemin de données en plusieurs sous chemins de données réguliers, pouvant être synthetisés de manière efficace par un compilateur de chemin de données. Enfin, nous présenterons la génération de chemins de données génériques, destinés à la réalisation d'architectures paramétrables au niveau RTL. Cet algorithme a été implanté dans le generateur de code VHDL à partir de la structure de données intermédiaire utilisée par AMICAL, un outil de synthèse de haut niveau.

Les futures générations de satellites d'observation de la Terre doivent concilier des besoins croissants en résolution, précision et qualité des images avec un coût élevé de stockage des données à bord et une bande passante limitée des canaux de transmission. Ces contraintes imposent de recourir à de nouvelles techniques de compression des images parmi lesquelles le standard JPEG2000 est un candidat prometteur. Face à la complexité croissante des applications et des technologies, et aux fortes contraintes d'intégration - faible encombrement, faible consommation, tolérance aux radiations, traitement des informations en temps réel - les outils et méthodologies de conception et de vérification classiques apparaissent inadaptés à la réalisation des systèmes embarqués dans des délais raisonnables. Les nouvelles approches envisagées reposent sur une élévation du niveau d'abstraction de la spécification d'un système et sur la réutilisation de composants matériels pré-définis et pré-vérifiés (composants virtuels , ou blocs IP pour Intellectual Property). Dans cette thèse, nous nous intéressons à la conception de composants matériels réutilisables pour des applications intégrant des fonctions de traitement du signal et de l'image. Notre travail a ainsi consisté à définir une méthodologie de conception de composants virtuels hautement flexibles décrits au niveau comportemental et orientés vers les outils de synthèse de haut niveau. Nous avons expérimenté notre méthodologie sur l'implantation sous forme d'un composant virtuel comportemental d'un algorithme de transformation en ondelettes bidimensionnelle pour la compression d'images au format JPEG2000.