Spelling suggestions: "subject:"intégration,"" "subject:"dintégration,""
51 |
Intégration et Souveraineté étatique, approche comparative entre l'Europe et l'Afrique à travers l'UE, l'UEMOA et l'OHADA / Integration and State Sovereignty, a comparative approach between Europe and Africa across the EU, UEMOA and OHADASeck, Ami Collé 05 April 2018 (has links)
La présente thèse vise à décrire et analyser l’évolution ambigüe du rapport Souveraineté-Intégration dans les cadres européen et africain. A cet effet, elle révèle qu’un tel rapport est part d’un antagonisme de principe entre Souveraineté et Intégration mais débouche cependant sur des réalités différentes qui sont fonction du contexte précis de mise en application de cette relation. En effet, si au départ, on peut noter une certaine convergence de vue en Europe et en Afrique sur la nature antagonique des rapports entre Souveraineté et Intégration ; à l’arrivée, la pratique de l’intégration ne semble pas avoir conduit aux mêmes effets quant au sort de la souveraineté étatique dans les cadres européen et africain. En réalité, alors que la souveraineté de l’Etat a été fortement amoindrie par l’intégration dans l’UE, confirmant ainsi largement leur antagonisme de départ ; du côté africain, cette hypothèse initiale d’antagonisme a plutôt été compromise par la pratique car dans l’UEMOA et l’OHADA, l’opposition entre souveraineté et intégration s’est avérée largement ineffective. / This thesis aims to describe and analyze the ambiguous evolution of the Sovereignty-Integration report in the European and African frameworks. To this end, it reveals that such a relation started from an antagonism of principle between Sovereignty and Integration but nevertheless leads to different realities that depend on the precise context of the application of this relation. Indeed, while at the outset one can note a certain convergence of view in Europe and in Africa on the antagonistic nature of the relations between Sovereignty and Integration; the practice of integration seems to have led to contradictory effects on the fate of state sovereignty in the European and African frameworks. In facts, whereas sovereignty of States has been greatly diminished by integration in the EU, thus largely confirming their initial antagonism ; on the African side, this initial hypothesis of antagonism has rather been compromised by practice because in UEMOA and OHADA, the opposition between sovereignty and integration has proved largely ineffective.
|
52 |
Circuit de pilotage intégré pour transistor de puissance / Integrated driving circuit for power transistorTo, Duc Ngoc 02 April 2015 (has links)
Ces travaux de thèse s’inscrivent dans le cadre d’une collaboration entre les laboratoires G2ELAB et IMEP-LAHC en lien avec le projet BQR WiSiTUDe (Grenoble-INP). Le but de cette thèse concerne la conception, modélisation et caractérisation du gate driver intégré pour transistors de puissance à base d’un transformateur sans noyau pour le transfert isolé d'ordres de commutation. La thèse est composée de deux grandes parties : - Une partie de la conception, la modélisation et la caractérisation du transformateur intégré dans deux technologies CMOS 0.35 µm bulk et CMOS 0.18 µm SOI. - Une partie de la conception, la simulation et la mise en œuvre de deux circuits de commande intégrée dans ces deux technologies. Ainsi, l’aspect du système du convertisseur de puissance sera étudié en proposant une nouvelle conception couplée commande/puissance à faible charge. Les résultats de ce travail de thèse ont permis de valider les approches proposées. Deux modèles fiables (électrique 2D et électromagnétique 3D) du transformateur ont été établis et validés via une réalisation CMOS 0.35 µm standard. De plus, un driver CMOS bulk, intégrant l’ensemble du transformateur sans noyau avec plusieurs fonctions de pilotage de la commande rapprochée a été caractérisé et validé. Finalement, un gate driver générique a été conçu en technologie CMOS SOI, intégrant dans une seule puce les étages de commande éloignée, l’isolation galvanique et la commande rapprochée pour transistors de puissance. Ce gate driver présente nombre d’avantages en termes d’interconnexion, de la consommation de la surface de silicium, de la consommation énergétique du driver et de CEM. Les perspectives du travail de thèse sont multiples, à savoir d’une part l’assemblage 3D entre le gate driver et le composant de puissance et d’autre part les convertisseurs de multi-transistors. / This thesis work focuses on the design, modelling and the implementation of integrated gate drivers for power transistors based on CMOS coreless transformer. The main objectives of thesis are the design, modeling and characterization of coreless transformer in two technologies CMOS 0.35 µm bulk and CMOS 0.18 µm SOI, as well as the design and the characterization of two integrated gate drivers in these two technologies. The results of thesis allow us to validate our proposal models for coreless transformer: 2D electrical model and 3D electromagnetic model. Moreover, one CMOS bulk isolated gate driver which monolithically integrates the coreless transformer, the secondary side control circuit for power transistors has been fabricated and validated for both high side and low side configuration in a Buck converter. Finally, a CMOS SOI isolated gate driver is designed; integrates in one single chip the external control, the coreless transformer and the close gate driver circuit for power transistors. This one-chip solution presents a numerous advantages in term of interconnect parasitic, energy consumption, silicon surface consumption, and EMI with a high level of galvanic isolation. The perspectives of this SOI gate driver are multiple, on the one hand, are the 3D assemblies between gate driver/power transistors and on the other hand, are the multiple-switch converter.
|
53 |
Circuit de pilotage intégré pour transistor de puissance / Integrated driving circuit for power transistorTo, Duc Ngoc 02 April 2015 (has links)
Ces travaux de thèse s’inscrivent dans le cadre d’une collaboration entre les laboratoires G2ELAB et IMEP-LAHC en lien avec le projet BQR WiSiTUDe (Grenoble-INP). Le but de cette thèse concerne la conception, modélisation et caractérisation du gate driver intégré pour transistors de puissance à base d’un transformateur sans noyau pour le transfert isolé d'ordres de commutation. La thèse est composée de deux grandes parties : - Une partie de la conception, la modélisation et la caractérisation du transformateur intégré dans deux technologies CMOS 0.35 µm bulk et CMOS 0.18 µm SOI. - Une partie de la conception, la simulation et la mise en œuvre de deux circuits de commande intégrée dans ces deux technologies. Ainsi, l’aspect du système du convertisseur de puissance sera étudié en proposant une nouvelle conception couplée commande/puissance à faible charge. Les résultats de ce travail de thèse ont permis de valider les approches proposées. Deux modèles fiables (électrique 2D et électromagnétique 3D) du transformateur ont été établis et validés via une réalisation CMOS 0.35 µm standard. De plus, un driver CMOS bulk, intégrant l’ensemble du transformateur sans noyau avec plusieurs fonctions de pilotage de la commande rapprochée a été caractérisé et validé. Finalement, un gate driver générique a été conçu en technologie CMOS SOI, intégrant dans une seule puce les étages de commande éloignée, l’isolation galvanique et la commande rapprochée pour transistors de puissance. Ce gate driver présente nombre d’avantages en termes d’interconnexion, de la consommation de la surface de silicium, de la consommation énergétique du driver et de CEM. Les perspectives du travail de thèse sont multiples, à savoir d’une part l’assemblage 3D entre le gate driver et le composant de puissance et d’autre part les convertisseurs de multi-transistors. / This thesis work focuses on the design, modelling and the implementation of integrated gate drivers for power transistors based on CMOS coreless transformer. The main objectives of thesis are the design, modeling and characterization of coreless transformer in two technologies CMOS 0.35 µm bulk and CMOS 0.18 µm SOI, as well as the design and the characterization of two integrated gate drivers in these two technologies. The results of thesis allow us to validate our proposal models for coreless transformer: 2D electrical model and 3D electromagnetic model. Moreover, one CMOS bulk isolated gate driver which monolithically integrates the coreless transformer, the secondary side control circuit for power transistors has been fabricated and validated for both high side and low side configuration in a Buck converter. Finally, a CMOS SOI isolated gate driver is designed; integrates in one single chip the external control, the coreless transformer and the close gate driver circuit for power transistors. This one-chip solution presents a numerous advantages in term of interconnect parasitic, energy consumption, silicon surface consumption, and EMI with a high level of galvanic isolation. The perspectives of this SOI gate driver are multiple, on the one hand, are the 3D assemblies between gate driver/power transistors and on the other hand, are the multiple-switch converter.
|
54 |
Isolation galvanique intégrée pour nouveaux transitors de puissance / Galvanic isolation integrated for new power transistorsLe, Thanh Long 19 November 2015 (has links)
Ces travaux de thèse proposent une approche de réalisation d'intégration d'isolation galvanique optique plus performante entre la partie de commande éloignée et la partie de puissance d'un convertisseur d'énergie. Ce mémoire de thèse est composé de trois chapitres. Après une étude bibliographique et un positionnement de l'approche dans le premier chapitre, la conception de la puce de commande, les différentes fonctions développées seront vus en détail, et les résultats pratiques et les performances des réalisations effectuées seront présentés, avec plusieurs études de photodétecteurs et circuits de traitement intégrés en technologie CMOS. Dans le dernier chapitre de la thèse, un autre aspect sera abordé, en intégrant une alimentation flottante isolée générée par voie optique. Les avantages résultant de cette approche seront également discutés. Les puces de commande sont fabriquées en technologie CMOS standard C35 AMS pour les premiers prototypes et transférées en technologie CMOS SOI Xfab 018 afin de tester nos fonctions à haute température. La mise en œuvre du circuit de commande par voie optique dans un convertisseur de puissance sera réalisée afin de valider le fonctionnement de notre « gate driver ». / This works proposes an approach of optical galvanic isolation between the control parts on one side and the power transistors and their associated drivers on the other side. This thesis consists of three chapters. After a literature review and the proposition of our approach in the first chapter, the design of the control chip and the different developed functions will be seen in detail in the second chapter. The practical results and performance achievements will be presented with several integrated photodetectors and signal processing circuit in CMOS technology. In the last chapter of the thesis, an integrated optically floating power supply will be investigated. The benefits of this approach will be discussed. These fabricated chips are manufactured in standard CMOS AMS C35 technology for first prototypes and transferred in SOI Xfab 018 CMOS technology to test these functions at high temperature. The implementation of the optically control circuit in a power converter will be presented to validate the operation of our "gate driver".
|
55 |
Flexibilité cognitive et ajustement social chez les enfants atteints de déficience motrice cérébraleRouthier, Marie-Ève. 04 June 2021 (has links)
Les enfants déficients moteurs cérébraux (DMC) qui sont intégrés en classe régulière présentent un risque élevé de difficultés d'intégration sociale. Très peu d'études ont tenté d'identifier les facteurs de risque de ces difficultés (Yude, Goodman, & McConachie, 1998). La présente recherche a pour objectif d'évaluer la flexibilité cognitive d'un groupe d'enfants DMC intégrés en classe régulière afin de préciser le rôle de cette variable dans l'explication de leurs problèmes d'ajustement social. L'échantillon inclut 31 enfants DMC et 31 enfants témoins. La flexibilité cognitive est évaluée à l'aide du Wisconsin Card Sorting Test (WCST). Les résultats montrent que les enfants DMC ne commettent pas plus d'erreurs de persévération que les enfants témoins. Par contre, ils complètent moins de catégories et ils ont besoin d'un plus grand nombre d'essais pour compléter la première catégorie. Aussi, ils émettent moins de réponses conceptuelles que les enfants témoins. Les particularités cognitives observées sont susceptibles d'affecter la façon dont les enfants traitent l'information sociale lorsqu'ils sont en relation avec leurs pairs.
|
56 |
Les pratiques de socialisation d'une enseignante en classe d'accueil du primaire au QuébecSteichen, Charles January 2014 (has links)
Suite à une recension des politiques québécoises pour une intégration scolaire et sociale, ainsi que d’écrits scientifiques à propos des besoins et interventions pour une intégration d’élèves immigrants, des besoins d’appartenance et de différenciation peuvent être identifiés. Ceux-ci se doivent respectés dans un quotidien scolaire d’apprentissage et d’échange de normes et valeurs, prenant en considération le vécu d’élève. La socialisation, l’une des trois missions de l’école québécoise, devient responsable de telles interventions. Il s’agit ainsi de se questionner sur la place des pratiques de socialisation, notamment dans le contexte québécois d’un enseignement en classe d’accueil, classes spécifiquement organisées pour l’enseignement-apprentissage d’élèves nouvellement arrivés.
La composante des pratiques de socialisation demeurant peu étudiée, notre cadre conceptuel distingue entre trois conceptions du construit, s’alignant dans des approches respectives d’une inculcation durkheimienne, d’une intégration piagétienne ou d’une construction sociale de la réalité selon les écrits de Berger et Luckmann. Ces approches peuvent être alignées à des perspectives différentes, pour une intériorisation normative et culturelle, respectivement une distanciation critique. Le concept d’identité nous amène dès lors à nous questionner sur les recours portés à l’élève, admettant un espace de valorisation ou de dévalorisation de l’identité sociale et personnelle de l’individu. Finalement, la définition et l’opérationnalisation du concept d’intervention éducative permet de conclure le deuxième chapitre, et de retenir trois objectifs spécifiques à cette recherche : 1) Décrire les différentes pratiques de socialisation qui se dégagent de l’enseignement en classe; 2) Décrire le recours à l’identité sociale ou personnelle depuis ces pratiques; 3) Situer ces pratiques dans leur cadre d’intervention éducative respective.
Pour réaliser ce projet de mémoire, nous avons entrepris une recherche qualitative de type exploratoire. Un regard ethnométhodologique, cherchant à rendre explicite les phénomènes et micro-actions construisant la vie sociale habituelle, a servi à situer les choix de collecte et d’analyse de données. Nous nous sommes servi d’une entrevue préliminaire, de deux entrevues d’explicitation, ainsi que de notes d’observations et de transcriptions de conversations lors de treize journées scolaires, de la rentrée jusqu’en novembre 2013, afin d’analyser les interventions d’une enseignante du primaire en classe d’accueil. Une analyse de contenu des observations et entrevues, combinée à une analyse de conversation des enregistrements a servi à distinguer entre différents types de pratiques de socialisation, d’approches de mise-en-pratique y reliées ainsi que de recours à l’élève et à son identité.
Les résultats permettent de distinguer entre différents types de pratiques reliées à un comportement scolaire, des modalités d’organisation du travail scolaire, un rapport à soi et à l’autre et une utilisation et un apprentissage du code linguistique. Ces pratiques proposent des rapports diversifiés de l’individu en société : dépendamment du regard et de la nécessité perçue par l’enseignante pour une prescription normative, des pratiques et conversations dirigées vers un succès instrumental, stratégique ou communicationnel peuvent être observées. Dépendamment des types de pratiques et des volontés y associées, des approches d’enseignement-apprentissage tendent alors à concevoir la socialisation comme un processus d’inculcation, d’intégration ou de construction sociale. Des volontés de prise en compte des réalités d’élèves admettent en même temps une tentative de l’enseignante de superposer certaines conceptions hiérarchisées, pour proposer un rapport se voulant valorisant et significatif à une identification sociale et personnelle. Les interventions éducatives se conçoivent par un caractère de réflexivité quant aux nécessités d’organisation normative et aux besoins de prendre en compte les réalités propres à l’élève. Dans ce sens, cette étude met de l’avant l’importance d’analyser les pratiques de socialisation par une conceptualisation interdisciplinaire et holistique, afin de situer les dynamiques de flexibilité d’un enseignement-apprentissage de socialisation, se dégageant à la fois de contenus explicités et de relations interpersonnelles y associées.
|
57 |
Conception de circuits de lecture adaptés à des dispositifs monoélectroniquesBourque, Frédéric January 2014 (has links)
Le transistor monoélectronique, SET ou single-electron transistor, a été considéré comme étant l’une des alternatives au CMOS lorsqu’il atteindra le « mur technologique ». Le SET se caractérise comme un dispositif ultra faible puissance et nanométrique, mais son faible gain et sa grande dépendance à la température ont fait en sorte que la technologie SET a perdu du momentum vis-à-vis la communauté scientifique. Cependant, en ne considérant pas la technologie SET comme une remplaçante du MOSFET, mais comme quelque chose qui permettrait d’ajouter des fonctionnalités aux circuits CMOS, elle semble être très prometteuse. Cette niche est habituellement appelée l’hybridation SET-CMOS.
Ce mémoire débute par une validation des circuits hybrides SET-CMOS présents dans la littérature en remplaçant le modèle de simulation de SET par un modèle beaucoup plus réaliste. De ces circuits hybrides, aucun ne fonctionnera étant donné les courants de fuite trop importants. Le re-design de ces circuits avec ces architectures a été fait avec le bon modèle SET et une technologie CMOS 22 nm, mais leurs performances n’ont pas suffi pour démontrer leur bon fonctionnement (Plage de tension de sortie très faible, aucune bande passante, circuits incomplets, forte dépendance du circuit à ce qui est connecté à la sortie, etc.).
Cela a amené à la création de deux nouvelles architectures de circuits de lecture hybrides SET-CMOS. Chaque circuit est conçu avec une technologie CMOS 22 nm. L’une des architectures est principalement adaptée à une application de dispositif capteur SET, où le SET serait éloigné d’un circuit CMOS. Dans l’exemple démontré, le circuit avec le capteur SET donne une sensibilité de 8.4 V par électron peu importe la charge connectée à la sortie du circuit. La nouvelle architecture inventée servirait d’étage tampon entre un circuit numérique fait de SET et un circuit numérique CMOS conventionnel. Dans la littérature, les circuits numériques SET n’ont pas de charge typique lors de leur simulation (ex : un inverseur CMOS), ce qui fausse les résultats en promettant une fréquence haute d’opération impossible à atteindre lors d’une utilisation typique. Ce circuit de lecture numérique fait la lecture du circuit numérique SET, fait le passage entre les deux alimentations différentes et est en mesure de supporter un inverseur CMOS conventionnel à 440 MHz. La consommation de ce circuit n’est que de 5.3 nW lors d’une utilisation à 200 MHz. Cette faible consommation est tout à fait en phase avec l’utilisation de circuits numériques SET qui consomment très peu.
Chaque nouvelle architecture inventée a été simulée avec l’ensemble des effets parasites que les interconnexions apportent aux circuits. Les simulations procurent ainsi des résultats plus réalistes.
Un procédé de fabrication de circuits hybrides SET-CMOS, où les dispositifs SET sont fabriqués sur le BEOL des puces CMOS avancées, a été développé et testé. Il intègre le procédé nanodamascène, pour la fabrication des nanodispositifs, et la fabrication d’interconnexions/vias afin de relier le CMOS avec les SET. Une démarche pour la validation des dispositifs CMOS a aussi dû être développée et testée. Afin de s’adapter aux dispositifs CMOS à notre disposition, une conception de circuit hybride SET-CMOS a été faite. La fabrication d’un premier prototype recréant un circuit hybride SET-CMOS fût réalisée.
|
58 |
Interdiffusion de puits quantiques contrôlée par irradiation laser excimère pour l'intégration de composants photoniquesGenest, Jonathan January 2008 (has links)
L'intégration de composants discrets sur un système unique, tel une puce électronique, augmente les performances totales du système, fait apparaitre de nouvelles fonctionnalités et diminue les coûts associés à la fabrication des dispositifs. Ces améliorations, appliquées au secteur de la microélectronique, sont grandement responsables des avancements importants qu'ont connus les technologies de l'information et des communications au cours des dernières années. Puisque la fabrication de circuits photoniques intégrés nécessite l'intégration de structures ayant des bandes interdites différentes à partir d'une même puce semiconductrice, leur niveau d'intégration est bien inférieur que celui atteint pour un microprocesseur standard. Parmi les techniques ayant le potentiel de fabriquer des circuits photoniques intégrés monolithiquement, l'interdiffusion de puits quantique post-expitaxial contrôlée spatialement augmente la bande interdite d'une hétérostructure semiconductrice à l'intérieur de régions définies. Le processus d'interdiffusion, activé thermiquement, est accéléré par la diffusion d'impuretés et de défauts ponctuels tels que les lacunes et les interstitiels. L'hypothèse de départ de mes travaux de doctorat suppose que la radiation laser ultra-violette module la diffusion et la génération de défauts ponctuels dans les hétérostructures reposant sur les technologies à base de GaAs et d'InP et, conséquemment, contrôle spatialement l'interdiffusion de puits quantiques. Nous avons démontré que lorsque appliquée sur des hétérostructures à base de GaAs, l'irradiation laser excimère l'interdiffusion en favorisant la croissance d'un stresseur de surface qui empêche la diffusion des défauts ponctuels vers les puits quantiques. Nous avons souligné l'influence de la vapeur d'eau physisorbée sur la croissance du stresseur et avons déterminé la résolution spatiale de la technique. Dans les hétérostructures basées sur les technologies InP, même sous le seuil d'ablation, l'absorption des impulsions laser UV favorise la désorption des atomes de surface ce qui génère des défauts ponctuels en concentration excédentaire. Lors d'un recuit thermique, ces défauts ponctuels augmentent la vitesse de l'interdiffusion sous les régions irradiées.
|
59 |
Réalisation de guides d'onde plans faibles pertes en nitrure de silicium pour un biocapteur intégréGorin, Arnaud January 2009 (has links)
Le nitrure de silicium est un matériau très utilisé en microélectronique et en optique intégrée du à l'excellente homogénéité et reproductibilité de son épaisseur et de son indice de réfraction. De plus, l'indice de réfraction élevé du nitrure de silicium est particulièrement intéressant pour les applications en biophotonique. En effet, ces dernières années les biocapteurs à champ évanescent ont démontré une augmentation de la sensibilité avec l'utilisation de guides d'onde plans à haut indice de réfraction. La sensibilité pourrait être encore améliorée en intégrant sur un même substrat l'ensemble des composants passifs et actifs (Lab-on-a-chip) qui composent le biocapteur à champ évanescent. L'intégration des différents composants optiques passe par la fabrication d'un guide d'onde plan dans le visible qui soit réalisé avec des procédés à basse température, faible épaisseur, faible perte et haut indice de réfraction. Même si les couches d'oxyde métallique (TiO[indice inférieur 2], Ta[indice inférieur 2]O[indice inférieur 5] par exemple), généralement utilisées pour ce type d'application, permettent d'obtenir de bonnes propriétés optiques, elles ne permettent pas d'atteindre la qualité des couches en nitrure de silicium notamment en termes de rugosité de surface pour de faibles épaisseurs. Dans le cadre de ces travaux de doctorat, les paramètres du guide d'onde sont optimisés pour une application utilisant des fluorophores à points quantiques émettant à 650 nm et excités avec une source laser à 532 nm. Une épaisseur de 80 nm est déterminée comme optimale pour l'excitation, la collection de la fluorescence et le couplage fibre-guide.Le développement d'un guide d'onde capable d'atteindre cette épaisseur et conservant des bonnes propriétés optiques est nécessaire. À notre connaissance aucun travail n'a été réalisé pour optimiser les pertes dans le visible des guides de nitrure de silicium, en fonction des paramètres du procédé PECVD. Dans ce travail de thèse, des guides d'onde sont fabriqués pour la première fois en utilisant le nitrure déposé par LF-PECVD (basse fréquence), et leurs performances sont comparées aux guides déposés par HF-PECVD (haute fréquence). Nous démontrons, en variant le débit des précurseurs, que l'absorption et les pertes en propagation des couches de nitrure sont plus faibles lorsque les dépôts sont faits par la technique LF-PECVD par rapport à la technique HF-PECVD. Cette différence s'explique probablement par le fait que le bombardement ionique, beaucoup plus important à basse fréquence qu'à haute fréquence, réduit la présence d'amas de silicium dans la couche, responsables de l'absorption dans le visible en plus de densifier les couches par enlèvement de l'hydrogène qui s'incorpore durant la déposition PECVD. Nous démontrons également que pour la technique LF-PECVD, les propriétés optiques des couches sont améliorées en utilisant une basse puissance pour la source r-f du plasma. En effet à haute puissance, le bombardement, très énergétique crée des défauts dans la couche et favorise la rupture des liaisons N-H plutôt que des liaisons Si-H. Finalement des guides d'onde plans de nitrure de silicium, avec une épaisseur de 80 nm et un indice de réfraction de 2, sont fabriqués et caractérisés. Des pertes de 0.1 dB/cm à 633 nm et 1.05 dB/cm à 532 nm sont obtenues et comparées avec les performances des autres matériaux.
|
60 |
Mon élève a le cancer--comment intervenir? perceptions d'enseignantes du primaire ayant accueilli un élève traité pour un cancer sur les services offerts et souhaitésLabonté, Nathalie January 2012 (has links)
Cette recherche aborde un phénomène encore peu documenté soit l'expérience d'enseignantes ayant accueilli un élève traité pour un cancer. Les études démontrent que l'école est peu préparée pour répondre aux besoins de ces élèves et offrir un soutien adéquat quant aux difficultés scolaires qu'ils risquent de présenter : fatigue, problème de mémoire, difficultés de concentration et d'apprentissage, etc. Résultant d'entrevues auprès de dix enseignantes, notre analyse qualitative a permis de dégager les services offerts et souhaités pour soutenir efficacement un élève traité pour un cancer dans son cheminement scolaire. En fonction de la situation et des difficultés de l'élève, les enseignantes disent avoir soutenu l'élève sur le plan affectif et social. Plusieurs proposent des moyens pour améliorer l'organisation de la classe. Enfin, notre discussion présente des pistes d'actions pour pallier l'absence de formation, accroître la concertation entre les milieux scolaires, communautaires et hospitaliers et favoriser l'inclusion scolaire de ces élèves.
|
Page generated in 0.1069 seconds