Les applications modernes embarquées à hautes performances telles que l'on trouve dans les domaines du multimédia, du traitement de signaux biomédicaux et du traitement de données biométriques, sont de plus en plus complexes et exigeantes en termes de ressources. L'augmentation des performances de puces, contenant un seul processeur, n'est plus une solution adoptée. Par conséquent, une solution prometteuse est les systèmes-sur-puce multiprocesseurs (MPSoC). Cependant, la conception de MPSoC dédiés aux traitements d'applications hautes performances est un travail très difficile en raison d'un certain nombre de contraintes à assurer : la correction fonctionnelle, les performances temporelles, l'efficacité énergétique et la taille optimisée de mémoire. Parmi les ingrédients nécessaires pour une construction correcte et optimisée, nous citons premièrement le besoin de modèles de programmation assez expressifs pour décrire le parallélisme potentiel inhérent des applications cibles. Deuxièmement, nous devons trouver des moyens pour éviter des explorations fastidieuses afin de trouver la meilleure configuration d'architecture pour l'exécution d'une application (par exemple le type et la fréquence des processeurs, l'empreinte mémoire), en particulier pour des applications complexes manipulant de grandes quantités de données et exécutées par des architectures massivement parallèles. Troisièmement, plusieurs niveaux d'abstraction doivent être pris en compte afin de mieux traiter la complexité de la conception. En considérant un niveau de simulation unique où tous les détails d'implémentations sont considérés, les résultats obtenus auront une grande précision. Cependant, cette technique de simulation est longue et fastidieuse, voir parfois impossible en raison de la grande complexité de systèmes. Pour cette raison, le commencement du processus de conception, à un haut niveau d'abstraction, où seulement des informations essentielles de systèmes sont décrites, rend plus facile, et à un très faible coût, la prise de décision sur des choix de configuration. Afin de relever les défis mentionnés ci-dessus concernant la conception des applications MPSoC à haute performance, nous proposons dans le cadre de cette thèse, l'utilisation du profil UML/Marte pour la modélisation de fonctionnalité, d'architectures et d'associations des deux dernières. Ce profil est suffisamment expressif pour décrire des applications hautes performances (par exemple les paquetages RSM et GCM et le langage CCSL) et des architectures MPSoC massivement parallèles (par exemple le paquetage HRM). Pour l'analyse et la vérification de systèmes et l'exploration de l'espace de conception, nous définissons une abstraction de modèles obtenue via des horloges abstraites, inspirées de ceux des langages réactifs synchrones. Les traces d'horloges abstraites capturent les comportements de systèmes en représentant l'activité des unités de traitements durant l'exécution de fonctionnalités. Une technique d'analyse, également inspirée de l'approche synchrone, est définie. Cette technique permet de vérifier des contraintes temporelles : dépendances de données induites par un modèle Marte, les taux d'activations entre des composants. En outre, elle permet d'analyser des contraintes non fonctionnelles : estimation de temps d'exécution, le respect des temps d'échéance, estimation de la consommation d'énergie. Ces propriétés sont directement liées au nombre de processeurs impliqués dans l'exécution du système ainsi que la valeur de leurs fréquences associées. D'un point de vue général, la contribution principale de cette thèse est la définition d'un cadre de travail, à base d'horloges abstraites, qui facilite l'exploration de l'espace de conception des MPSoC à un haut niveau d'abstraction. Le travail a été concrétisé dans un environnement, dénommé Gaspard2, dédié à la conception conjointe de systèmes embarqués à hautes performances. Notre solution est validée sur une étude de cas d'un encodeur JPEG, et retournant des résultats prometteurs.

Les travaux présentés dans cette thèse sont effectuées dans le cadre des Systèmes sur puce (SoC, Systemon Chip) et la conception de systèmes embarqués en temps réel, notamment dédiés au domaine de la reconfiguration dynamique, liés à ces systèmes complexes. Dans ce travail, nous présentons un nouveau flot de conception basé sur l'Ingénierie Dirigée par les Modèles (IDM/MDE) et le profilMARTE pour la conception conjointe du SoC, la spécification et la mise en oeuvre de ces systèmes sur puce reconfigurables, afin d'élever les niveaux d'abstraction et de réduire la complexité du système. La première contribution relative à cette thèse est l'identification des parties de systèmes sur puce reconfigurable dynamiquement qui peuvent être modélisées au niveau d'abstraction élevé. Cette thèse adapte une approche dirigée par l'application et cible les modèles d'application de haut niveau pour être traités comme des régions dynamiques des SoCs reconfigurables. Nous proposons aussi des modèles de contrôle générique pour la gestion de ces régions au cours de l'exécution en temps réel. Bien que cette sémantique puisse être introduite à différents niveaux d'abstraction d'un environnent pour la conception conjointe du SoC, nous insistons tout particulièrement sur sa fusion au niveau du déploiement, qui relie la propriété intellectuelle avec les éléments modélisés à haut niveau de conception. En outre, ces concepts ont été intégrés dans le méta-modèleMARTE et le profil correspondant afin de fournir une extension adéquate pour exprimer les caractéristiques de reconfiguration à la modélisation de haut niveau. La seconde contribution est la proposition d'un méta-modèle intermédiaire, qui isole les concepts présents au niveau transfert de registre (RTL-Register Transfer Level). Ce méta-modèle intègre les concepts chargés de l'exécution matérielle des applications modélisées, tout en enrichissant la sémantique de contrôle, provoquant la création d'un accélérateur matériel reconfigurable dynamiquement avec plusieurs implémentations disponibles. Enfin, en utilisant les transformations de modèlesMDE et les principes correspondants, nous sommes en mesure de générer des codeHDL équivalents à différentes implémentations de l'accélérateur reconfigurable ainsi que différents codes source en langage C/C++ liés au contrôleur de reconfiguration, qui est finalement responsable de la commutation entre les différentes mplémentations. Enfin, notre flot de conception a été vérifié avec succès dans une étude de cas liée à un système anti-radar de détection de collision. Une composante clé intégrante de ce système a été modélisée en utilisant les spécifications MARTE étendu et le code généré a été utilisé dans la conception et la mise en oeuvre d'un SoC sur un FPGA reconfigurable dynamiquement.

Au niveau système, un ensemble d'experts spécifient des propriétés fonctionnelles et non fonctionnelles en utilisant chacun leurs propres modèles théoriques, outils et environnements. Chacun essaye d'utiliser les formalismes les plus adéquats en fonction des propriétés à vérifier. Cependant, chacune des vues d'expertise pour un domaine s'appuie sur un socle commun et impacte direct ou indirectement les modèles décrits par les autres experts. Il est donc indispensable de maintenir une cohérence sémantique entre les différents points de vue, et de pouvoir réconcilier et agréger chacun des points de vue avant de poursuivre les différentes phases d'analyse. Cette thèse propose un modèle, dénommé PRISMSYS, qui s'appuie sur une approche multi-vue dirigée par les modèles et dans laquelle pour chacun des domaines, chaque expert décrit les concepts de son domaine et la relation que ces concepts entretiennent avec le modèle socle. L'approche permet de maintenir la cohérence sémantique entre les différentes vues à travers la manipulation d'événements et d'horloges logiques. PRISMSYS est basé sur un profil UML qui s'appuie autant que possible sur les profils SysML et MARTE. Le modèle sémantique qui maintien la cohérence est spécifié avec le langage CCSL qui est un langage formel déclaratif pour la spécification de relations causales et temporelles entre les événements de différentes vues. L'environnement proposé par PRISMSYS permet la co-simulation du modèle et l'analyse. L'approche est illustrée en s'appuyant sur une architecture matérielle dans laquelle le domaine d'analyse privilégié est un domaine de consommation de puissance.

Ce travail propose une méthodologie de conception du contrôle pour les systèmes reconfigurables sur FPGA, visant à améliorer la productivité des concepteurs et assurer l'efficacité de l'implémentation. Cette méthodologie est basée sur un modèle de contrôle semi-distribué qui se compose d'un ensemble de contrôleurs distribués modulaires assurant chacun les tâches d'observation, de prise de décision et de reconfiguration pour une région reconfigurable du système, et d'un coordinateur entre les décisions des contrôleurs distribués afin de respecter les contraintes et objectifs globaux du système. Cette prise de décision semi-distribuée est basée sur le formalisme des automates de modes. Cette combinaison entre modularité, division du contrôle et formalisme permet d'améliorer la flexibilité, réutilisabilité et scalabilité de la conception du contrôle. Un autre point peut être ajouté à cette combinaison pour améliorer la productivité des concepteurs, qui est l'automatisation. Pour cela, la méthodologie proposée est basée sur une approche d'Ingénierie Dirigée par les Modèles permettant d'automatiser la génération du code à partir de modèles de haut-niveau d'abstraction. Cette approche fait usage du profil standard MARTE (Modeling and Analysis of Real-Time and Embedded Systems), permettant de rendre les détails techniques de bas niveau transparents aux concepteurs et d'automatiser la génération du code VHDL pour une implémentation matérielle des systèmes de contrôle modélisés afin d'assurer leur performance. Les systèmes de contrôle générés ont été validés par simulation. Les résultats de synthèse ont montré un coût acceptable en termes de temps d'exécution et de ressources pour des systèmes ayant différents nombres de contrôleurs. Un système de contrôle composé de quatre contrôleurs et d'un coordinateur a été également validé par implémentation physique dans un système FPGA pour une application de traitement d'images.

The main contribution of this thesis consists on the proposition and development a Model-driven Engineering (MDE) framework, in tandem with a component-based approach, for facilitating the design and implementation of Dynamic Partially Reconfigurable (DPR) Systems-on-Chip. The proposed methodology has been constructed around the Metadata-based Composition Framework paradigm, and based on common standards such as UML MARTE and the IEEE IP-XACT standard, an XML representation used for storing metadata about the IPs to be reused and of the platforms to be obtained at high-levels of abstraction. In fact, a componentizing process enables us to reuse the IP blocks, in UML MARTE, by wrapping them with PLB (static IPs) and proprietary (DPR blocks) interfaces. This is attained by reflecting the associated IP metadata to IP-XACT descriptions, and then to UML MARTE templates (IP reuse). Subsequently, these IP templates are used for composing a DPR model that can be exploited to create a Xilinx Platform Studio FPGA-design, through model transformations. The IP reflection and system generation chains were developed using Sodius MDWorkbench, an MDE tool conceived for the creation and manipulation of models and their meta-models, as well as the definition and execution of the associated transformation rules.

Parent-child interaction interventions, guided by the aim of promoting child development, have developed in Sweden during the last three decades. The aim of this thesis was to describe families taking part in such interventions and examine short term and long term changes in their problem loads. Praticular interest was directed towards the parents' experiences, both with respect to the treatment they had taken part in at either of four centres for parent-child interaction interventions presented in this thesis and to other persons and/or contexts the parents considered had played an important and beneficial role for the child or the family. The results show that the centres have reached both mothers, fathers and children beset by considerable difficulties in relation to interaction, offering them a treatment which an overwhelming majority of the families have chosen to follow through and which has made a difference to the families. This thesis highlights the significance of beneficial relationships, not only within the intervention but also in other professional contexts, for the enhancing of children's development.

Debido al lento desarrollo de la exploración robótica en el planeta Marte con el fin de obtener información geológica sobre la historia y formación del Sistema Solar, se ve necesaria la exploración local humana en este planeta. En ese contexto, «Un punto Rojo pálido» es un centro de investigación en el planeta Marte cuya exploración proyectual se centra en cuatro pilares arquitectónicos como ejes estructurantes del marco de conceptos: el cobijo humano, la estética tectónica, la percepción del espacio y la materialización de la arquitectura. Tras estudiar las condiciones específicas del lugar ubicado cerca de la línea ecuatorial del planeta: cráter Gale; se enfrenta el proyecto considerando criterios de eficiencia constructiva y economicidad material a través de la forma arquitectónica como germen de la estética tectónica. El ritmo circadiano humano y la exposición de este a situaciones de estrés constante son considerados por el proyecto como restricciones e insumos para la percepción del espacio. Considerando estos objetivos, el proyecto contempla el cobijo de una tripulación de 6 personas en renovación constante por periodos de 2 años terrestres. Para ello, como metodología proyectual orientada hacia la técnica arquitectónica y la materialización, se recurre al manejo de data geográfica del planeta marciano a través de software GIS; procesos de diseño algorítmico dentro de Grasshopper3D, junto a simulaciones de procesos físicos y aproximación en fabricación robótica remota, descartando la utilización de planimetría técnica como instrucciones de construcción en arquitectura, sino al hacer uso directamente del código ingresado a las máquinas de fabricación digital o robótica.

Les solutions basées sur le logiciel/matériel jouent un rôle important dans le domaine de l'automobile. Il est de plus en plus fréquent que l’implémentation de certaines fonctions jusqu’ici réalisées par des composants mécaniques, se fasse dans les véhicules d’aujourd’hui par des composants électroniques embarquant du logiciel. Cette tendance conduit à un grand nombre de fonctions implémentées comme un ensemble de composants logiciels déployés sur unités de commande électronique (ECU). Par conséquent, la quantité de code embarqué dans les automobiles est estimée à des dizaines de giga-octets et le nombre d’ECU de l’ordre de la centaine. Les pratiques actuelles de développement deviennent donc inefficaces et sont en cours d’évolution. L'objectif de cette thèse est de contribuer aux efforts actuels qui consistent à introduire l’utilisation de l'Ingénierie Dirigée par les Modèles dans la conception d’architectures automobiles basées sur le logiciel/matériel. Une première série de contributions de cette thèse porte sur la proposition de techniques pour soutenir les activités décrites dans la méthodologie automobile établie par le langage EAST-ADL2 et le standard AUTOSAR dont l’objectif principal est l'intégration de l'architecture logicielle avec la plate-forme matérielle. Bien que de nombreux travaux sur la synthèse d’architectures existent, cette thèse met en exergue les principaux défauts les empêchant de pleinement supporter la méthodologie EAST-ADL2/AUTOSAR et propose de nouvelles techniques aidant à surmonter les déficiences actuelles. Une deuxième série de contributions concerne les approches de modélisation. L'utilisation de langages de modélisation généralistes (dans le sens non spécifique à un domaine industriel donné) comme SysML et MARTE bien que bénéfique, n'a pas encore trouvé une manière d'être pleinement exploité par les constructeurs automobiles. Cela concerne en particulier la modélisation d’une spécification analysable et l'optimisation des préoccupations qui permettrait d’effectuer des analyses et optimisations à base de modèles. Ce travail définit une méthodologie et les concepts nécessaires à la construction de modèles d'analyse et d'optimisation de ces systèmes. / Hardware/software based solutions play significant role in the automotive domain. It is common that the implementation of certain functions that was done in a mechanical manner, in nowadays cars is done through the software and hardware. This tendency lead to the substantial number of functions operating as a set of software components deployed into hardware entities, i.e. Electronic Control Units (ECU). As a consequence the capacity of the overall code is estimated as tens of gigabytes and the number of ECUs reaches more than 100. Consequently the industrial state of the practice development approaches become inefficient. The objective of this thesis is to add to the current efforts trying to employ the Model Driven Engineering (MDE) in the context of the automotive SW/HW architectures design. First set of contributions relates to the guided strategies supporting the key engineering activities of the automotive methodology established by the EAST-\ADL2 language and the AUTOSAR standard. The main is the integration of the software architecture with the hardware platform. Although the amount of work on the synthesis is substantial, this thesis presents shortcomings of the existing approaches that disable them to fully support the EAST-ADL2/AUTOSAR methodology and delivers new techniques overcoming the current deficiencies. Second contribution concerns approaches for the modeling. Surprisingly the usage of general purpose modeling languages such as the SysML and MARTE although beneficial, haven’t found its way yet to be fully exploited by the automotive OEMs (Original Equipment Manufacturer). This especially relates to the modeling of the analyzable input and the optimization concerns which would enable triggering of the analysis and optimization directly from the models level. This work shows a way and defines additional concepts, necessary to construct analysis and optimization models.

<p>Les travaux de cette thèse s'inscrivent dans le cadre de la validation formelle et le contrôle réactif de calculs à haute performance sur systèmes-sur-puce (SoC). </p> <p>Dans ce contexte, la première contribution est la modélisation synchrone accompagnée d'une transformation d'applications en équations synchrones. Les modéles synchrones permettent de résoudre plusieurs questions liées à la validation formelle via l'usage des outils et techniques formels offerts par la technologie synchrone. Les transformations sont développées selon l'approche d'Ingénierie Dirigé par les Modèles (IDM). </p> <p>La deuxième contribution est une extension et amélioration des mécanismes de contrôle pour les calculs à haute performance, sous forme de constructeurs de langage de haut-niveau et de leur sémantique. Ils ont été défini afin de permettre la vérification, synthèse et génération de code. Il s'agit de déterminer un niveau d'abstraction de représentation des systèmes où soit extraite la partie contrôle, et de la modéliser sous forme d'automates à états finis. Ceci permet de spécifier et implémenter des changements de modes de calculs, qui se distinguent par exemple par les ressources utilisées, la qualité de service fournie, ou le choix d'algorithme remplissant une fonctionnalité. </p> <p>Ces contributions permettent l'utilisation d'outils d'analyse et vérification, tels que la vérification de propriétés d'assignement unique et dépendance acyclique, model checking. L'utilisation de techniques de synthèse de contrôleurs discrets est également traitée. Elles peuvent assurer la correction de faˆ on constructive: à partir d'une spécification partielle du contrôle, la partie manquante pour que les propriétés soient satisfaites est calculée. Grâce à ces techniques, lors du développement de la partie contrôle, la spécification est simplifiée, et le résultat est assuré d'être correct par construction. </p> <p>Les modélisations synchrone et de contrôle reposes sur MARTE et UML. Les travaux de cette thèse sont été partiellement implémentés dans le cadre de Gaspard, dédié aux applications de traitement de données intensives. Une étude de cas est présentée, dans laquelle nous nous intéressont à une application de système embarqué pour téléphone portable multimédia.</p>

Cette thèse a pour objet l'étude de la modélisation du contrôle de la reconfiguration dans les systèmes dynamiques, plus particulièrement les systèmes sur puce dynamiquement et partiellement reconfigurables. Les travaux présentés dans ce manuscrit visent à réaliser une méthodologie de conception par contrainte du contrôle, applicable dans le cadre de la spécification de ces systèmes. Reposant sur le principe d'Ingénierie Dirigée par les Modèles, cette méthodologie - basée sur UML/MARTE - est dotée de transformations appropriées, lui permettant de cibler une représentation synchrone, en langage BZR, de la partie contrôle. Cette représentation est ensuite exploitable par une technique correcte par construction - la synthèse de contrôleur discret -, dans le but d'obtenir automatiquement et de manière sûre les lois de commande correspondant aux contraintes spécifiées en amont. La partie contrôle est plus particulièrement divisée en deux aspects : la sécurité, obtenue formellement par synthèse afin de produire des espaces de configurations accessibles, et l'optimisation, implémentable par le concepteur et produisant un ordre de reconfiguration à partir d'un espace accessible. L'intégration sécurité/optimisation proposée est assimilable à un système réactif avec boucle de rétroaction. Un exemple démontrant la méthodologie est réalisé, et fait apparaître ses avantages tant en terme de simplification de conception (spécification par contraintes, approche automatique) qu'en terme de sécurité (contrôle formel).